Kioxia在于2026年8月4日至6日于圣克拉拉举行的FMS: the Future of Memory and Storage活动期间表示，人工智能数据中心需要在DRAM和HBM之外，采用能够扩展内存和存储层的替代方案。该公司介绍了采用Compute Express Link (CXL)接口的闪存技术和内存模块，以应对这一挑战，同时强调，由于延迟和写入次数方面的限制，传统闪存无法简单地取代DRAM。
为什么人工智能数据中心正在寻找DRAM的替代方案？
Kioxia指出，人工智能数据中心的扩张推高了对HBM和DRAM的需求，而供应限制导致这些组件的成本上升；此外，扩建数据中心基础设施也会进一步增加成本负担。将闪存用于内存层的想法建立在容量差异巨大的基础上：一颗容量为32吉比特的DRAM芯片，对应一颗容量为2太比特的闪存芯片，也就是容量高出约64倍。
但这一差异并不能消除技术限制。闪存的读写速度较慢，而且与DRAM相比，其写入耐久度有限。Kioxia认为，人工智能数据中心的数据访问模式为分工提供了空间；该公司指出，约20%的数据可能占据80%的访问操作。可以将最活跃的数据保留在DRAM中，并将使用频率较低的数据转移到低延迟闪存中。
XL-FLASH与CXL内存
Kioxia介绍了XL-FLASH技术，并将其定位为低延迟闪存。该公司表示，其读取延迟低于5微秒，约为传统闪存的十分之一，同时其设计目标是在五年的使用期间支持15万至25万次重写。不过，仅使用XL-FLASH无法实现与DRAM相当的延迟，因此该公司展示了将其与专用控制器及通过CXL连接的内存模块结合使用的方案。
根据演示内容，结合XL-FLASH和专用控制器的CXL模块读取延迟低于10微秒。在一个包含处理器、DRAM模块、CXL模块和存储设备的系统示例中，容量为225吉比特组的DRAM被替换为由148吉比特DRAM和77吉比特CXL内存组成的配置；Kioxia表示，性能下降不超过5%。该公司还表示，与成本相当的纯DRAM系统相比，同一配置可以将容量扩大一倍，并实现约1.3倍的更高性能。
能效仍是SSD的关键因素
人工智能数据中心面临的问题不仅限于容量和延迟；SSD的运行功耗也会影响系统设计。Kioxia指出，SSD接口正从PCIe 5.0转向PCIe 6.0，继而转向PCIe 7.0，而读写速度仍然受到可用功耗上限的制约。
该公司展示了第十代BiCS FLASH TLC，与第八代相比，其比特密度提高约59%；根据演示数据，读取功耗降低40%，写入功耗降低30%。该公司还表示，将闪存芯片与接口芯片组合在一起的封装容量可达4太比特。Kioxia还在开发第三代XL-FLASH和第十代BiCS FLASH QLC。
实际情况会发生什么变化？
展示的技术并不意味着完全取代DRAM，而是要在主内存与存储之间构建一个中间层，用于存放活跃度较低的数据，尤其是在扩大容量比实现最低延迟更重要的情况下。实际效果仍取决于平台对CXL模块的支持，以及控制器、软件和数据访问模式。由于现有材料仅涵盖MONOist报告的第一部分，因此不包含Kioxia所称专门介绍人工智能数据中心SSD应用的四个章节的详细内容。