Investigadores de la Universidad Técnica de Múnich (TU Munich) publicaron un artículo técnico que presenta una solución innovadora para acelerar las simulaciones de transistores en el diseño de chips electrónicos, específicamente para la tecnología de 3 nm basada en arquitectura de nanocintas (Nanosheet). La investigación se centra en reemplazar los modelos de transistores tradicionales basados en Verilog-A con modelos basados en redes neuronales (NN-based transistor models).
¿Qué cambia en la práctica?
La simulación SPICE es la piedra angular en el diseño de circuitos integrados, pero requiere enormes recursos computacionales al lidiar con tecnologías de fabricación avanzadas. Los nuevos modelos demostraron su capacidad para predecir con alta precisión la corriente de drenaje (drain current) y las diversas cargas de los transistores, lo que permite realizar la caracterización de bibliotecas de celdas estándar (standard cell library characterization) con mucha mayor rapidez.
Los resultados experimentales demostraron que los modelos basados en redes neuronales lograron lo siguiente:
- Velocidad extrema: Reducción del tiempo empleado en la caracterización de la biblioteca de celdas estándar en hasta 8 veces en comparación con el modelo industrial estándar BSIM-CMG.
- Alta precisión: Logro de tasas de error muy bajas, situándose por debajo del 0.11% en la estimación del retardo (delay) y del 0.76% en la estimación de la energía total en un amplio rango de circuitos.
- Eficiencia en la convergencia: Los modelos mostraron una mejor capacidad de convergencia (convergence) en las herramientas de automatización del diseño electrónico (EDA), lo cual suele ser un desafío técnico al que se enfrentan los modelos basados en inteligencia artificial en entornos de diseño complejos.
¿Por qué importa esta noticia?
Estos resultados representan un paso importante hacia la integración de la inteligencia artificial en los flujos de trabajo de diseño de chips (EDA flows). Mientras que los modelos anteriores sufrían dificultades en pruebas rigurosas dentro de las herramientas de diseño profesionales, esta investigación demostró que los modelos neuronales pueden ser una alternativa práctica y confiable a los modelos compactos de transistores tradicionales. Asimismo, los investigadores proporcionaron directrices sobre la relación entre el tamaño de la red neuronal y la precisión de la simulación, ofreciendo una hoja de ruta para que los ingenieros logren un equilibrio entre la velocidad y la precisión de la simulación.
Este desarrollo abre la puerta a la reducción de los ciclos de diseño y de los costes informáticos en el desarrollo de chips avanzados, algo crucial a medida que continúa la miniaturización de los transistores y aumenta la complejidad de los circuitos digitales y analógicos.