業界が2ナノメートル未満のノードへ移行するにつれ、チップのテスト、計測、検査、製造の各工程は、もはや明確に分離された作業ではなくなっている。寸法がオングストロームの範囲に近づくほど誤差の余地は小さくなり、原子1個に相当するレベルに達するごく小さな変化でさえ、チップの動作や信頼性に影響を及ぼし得る。Semiconductor Engineeringが2026年9月10日に掲載した分析は、こうした状況によって、ファブとシステム設計者が製品のライフサイクル全体にわたるデータとテストの流れを再編していることを示している。
旧世代のノードでは、基板の厚さと構造の安定性によって、製造上の問題を切り離したり、後の工程で対処したりできる余裕があった。しかし先端ノードでは、ダイがより薄くなり、chiplet、3次元パッケージング、ハイブリッド接合への依存が高まっている。通常のwaferプローブが酸化膜やviaを損傷する可能性がある一方、仮材料の除去後に残ったナノ粒子が、高価なマルチダイ・パッケージを不良品に変えることもある。
テストはもはや一つの工程ではない
Siemens EDAで車載集積回路ソリューション担当ディレクターを務めるLee Harrisonによると、一部の顧客は、実際にbondingで使用する接合点の検査を避け、最終構造を保護するために犠牲用の接点を利用している。hybrid bondingや超薄型ウェハーの利用が増えるにつれ、測定中に損傷する可能性があるハイブリッド接合そのものをテストしようとするより、接合前または接合後に検査する方が適切になる可能性がある。
これはシステム設計にも反映される。Synopsysでmulti-dieおよび3D IP戦略の製品管理担当ディレクターを務めるRob Krugerは、AIデータセンターが製造上の問題に備え、冗長性を持つサーバークラスターへ向かっていると述べた。3次元接続やマルチダイ・パッケージの不具合は、一つの経路だけでなく、大規模な機能群に影響を及ぼす可能性がある。そのため、ダイはパッケージング前後にテストされ、修復または再配置のメカニズムが利用される。これらの手法はUCIeおよび3次元通信にも適用されている。
実際には、このアプローチによって信頼性の余裕の一部が、単独のダイからパッケージおよびシステムのレベルへ移される。また、階層型テスト、組み込み自己テスト、稼働中の定期テストを利用し、広範な障害が発生する前に保守の必要性を検出できる。
問題は欠陥の数だけではない
構造が小さくなるにつれ検査ツールの感度は高まるが、感度の向上が必ずしもより良い判断を意味するわけではない。Onto Innovationで事業開発担当シニアディレクターを務めるPrasad Bachirajuは、検査ツールがウェハー上で数百万件の指標を検出する可能性があり、その中には欠陥のように見える自然な局所変動も含まれると述べた。proteanTecsでソリューションエンジニアリング担当バイスプレジデントを務めるNoam Brousardは、検査信号だけでは、その指標が実際に機能上の問題や信頼性の問題につながるかどうかを判断するには不十分になったと説明した。
そのため、ファブはプロセス変動、温度、電圧など複数の指標を収集し、それらの相互関係と論理への実際の影響を分析する必要がある。ある状況では温度上昇が正常でも、積層構造では熱結合や自己発熱によって隣接層のタイミング余裕を縮小させる可能性がある。この点は、単に温度を測定することと、その温度がタイミングに実際のリスクをもたらしたかどうかを特定することの違いを示している。
計測精度はパッケージ内部にも及ぶ
層が薄くなり、パッケージングの密度が高まると、ウェハー表面の監視だけでは不十分になる。Bruker Semiconductorで製品マーケティングディレクターを務めるJuliette Vandermeerは、ウェハーで知られている反りが微小亀裂と関連している可能性があり、その場合は金属層の内部をより深く見る必要があると指摘した。X線回折イメージングは、X線コンピューター断層撮影としても知られており、こうした問題が構造的な破壊を引き起こす前に検出するために利用できる。
分析によると、この段階の工程仕様はオングストロームの範囲で管理する必要があり、計測仕様は1オングストローム未満のレベルに達しなければならない。また、層成長の初期段階、温度制御、界面粗さにおけるエラーは、その影響が最終工程まで及ぶ可能性があるため、各工程を他の工程から切り離すことは現実性を失いつつある。
certi.newsの見解：データが製造層になる
最も重要な変化は、単に新しい計測ツールを追加することではなく、データそのものが設計、製造、パッケージング、テスト、稼働をつなぐ調整層へと変化することである。Lam Research傘下のSemiverse Solutionsで最高AI責任者兼エグゼクティブバイスプレジデントを務めるDavid Friedは、シミュレーション、モデリング、仮想最適化によって、考えられるあらゆる変化の境界を描くために膨大な数の物理部品を試す必要性を減らせると述べた。しかし、情報源は複雑さを解消する解決策を提示しているわけではない。依然として数百の工程を連携させる必要があり、ハードウェアだけでその変化空間全体を探索することはできない。
これは、PDF Solutionsの最高経営責任者であるJohn Kibarianが説明したorchestration層とも結び付く。この層は、製品エンジニアリングデータ、PLM、ERP、MESのシステムを、製造歩留まりのデータおよび設計自動化と接続する。目的は、チップやダイがパッケージング前に最適な経路を把握し、AIシステムが孤立したデータではなく全体像に基づいて判断できるようにすることである。
チップメーカー、EDAツール、テスト、計測のサプライヤーにとって、これは競争が単一ツールの精度だけに限定されなくなることを意味する。一方、3Dパッケージ、マルチダイ・システム、大規模データセンターを設計する企業は、障害を検出し、自然な変動と区別し、展開後の信頼性を管理する能力から直接的な影響を受ける。こうした量のデータを処理するために必要なインフラのコスト、サプライヤー間でそれを標準化する方法、人の介入なしに自動システムが修復または再ルーティングの判断を下せる時期については、なお未解決の問題が残っている。