As etapas de teste, medição, inspeção e fabricação de chips já não são processos claramente separados à medida que a indústria avança para nós abaixo de 2 nm. Quanto mais as dimensões se aproximam da escala do angstrom, menor se torna a margem de erro, e alterações muito pequenas, que podem chegar ao nível de um único átomo, passam a ser capazes de afetar o comportamento ou a confiabilidade do chip. Uma análise publicada pelo site Semiconductor Engineering em 10 de setembro de 2026 mostra como essas condições levam fábricas e projetistas de sistemas a reorganizar o fluxo de dados e os testes ao longo de todo o ciclo de vida do produto.
Nos nós mais antigos, a espessura dos substratos e a estabilidade das estruturas proporcionavam uma margem que permitia isolar alguns problemas de fabricação ou lidar com eles posteriormente. Já nos nós avançados, os dies se tornaram mais finos, e aumentou a dependência de chiplets, encapsulamento tridimensional e bonding híbrido. Uma sonda de wafer comum pode danificar uma camada de óxido ou uma via, enquanto uma nanopartícula remanescente após a remoção de um material temporário pode transformar um pacote de múltiplos dies de alto custo em um produto defeituoso.
O teste já não é uma única etapa
Segundo Lee Harrison, diretor de soluções de circuitos integrados automotivos da Siemens EDA, alguns clientes evitam inspecionar os pontos de conexão que serão efetivamente usados no bonding e recorrem a pontos sacrificiais para proteger as estruturas finais. Com o uso crescente de hybrid bonding e de chips ultrafinos, a inspeção antes ou depois do bonding pode se tornar mais adequada do que tentar testar a própria conexão híbrida, que pode ser danificada durante a medição.
Isso também se reflete no projeto dos sistemas. Rob Kruger, diretor de gerenciamento de produtos para a estratégia de multi-die e 3D IP da Synopsys, afirmou que os data centers de inteligência artificial estão se voltando para clusters de servidores redundantes como precaução contra problemas de fabricação. Uma falha em uma interconexão tridimensional ou em um pacote de múltiplos dies pode afetar um grande conjunto de funções, e não apenas um caminho. Por isso, os dies são testados antes e depois do encapsulamento, e são usados mecanismos de reparo ou redistribuição, com a aplicação dessas abordagens ao UCIe e às comunicações tridimensionais.
Na prática, essa abordagem transfere parte da margem de confiabilidade do die individual para o nível do pacote e do sistema. Ela também permite o uso de testes hierárquicos, testes integrados de autoteste e testes periódicos durante a operação para detectar a necessidade de manutenção antes que ocorra uma falha generalizada.
O problema não é apenas a quantidade de defeitos
A sensibilidade das ferramentas de inspeção aumenta à medida que as estruturas diminuem, mas uma sensibilidade maior não significa necessariamente decisões melhores. Prasad Bachiraju, diretor sênior de desenvolvimento de negócios da Onto Innovation, afirmou que as ferramentas de inspeção podem detectar milhões de indicadores no wafer, incluindo variações locais naturais que aparecem como defeitos. Noam Brousard, vice-presidente de engenharia de soluções da proteanTecs, explicou que os sinais de inspeção, por si só, já não são suficientes para determinar se o indicador realmente levará a um problema funcional ou de confiabilidade.
Por isso, as fábricas precisam reunir múltiplos indicadores, como variação do processo, temperatura e tensão, e depois analisar a relação entre eles e seu impacto efetivo sobre a lógica. O aumento da temperatura pode ser normal em um caso, mas, em uma estrutura empilhada, pode reduzir a margem de temporização em uma camada adjacente devido ao acoplamento térmico ou ao autoaquecimento. Esse ponto evidencia a diferença entre medir apenas a temperatura e determinar se ela criou um risco real para a temporização.
A precisão da medição se estende para dentro do pacote
Monitorar a superfície do wafer não é suficiente quando as camadas se tornam mais finas e a densidade do encapsulamento aumenta. Juliette Vandermeer, diretora de marketing de produtos da Bruker Semiconductor, observou que o empenamento conhecido nos chips pode estar associado a uma microfissura, o que exige uma análise mais profunda no interior das camadas metálicas. A imagem de difração de raios X, também conhecida como tomografia computadorizada por raios X, pode ser usada para detectar esses problemas antes que levem a um colapso estrutural.
As especificações dos processos nesta etapa precisam ser controladas na escala do angstrom, enquanto as especificações de medição devem alcançar um nível inferior ao angstrom, segundo a análise. Além disso, um erro em uma etapa inicial do crescimento das camadas, do controle da temperatura ou da rugosidade das interfaces pode transferir seu impacto para as etapas finais, tornando menos realista isolar cada etapa das demais.
Leitura da certi.news: os dados se tornam uma camada de fabricação
A mudança mais importante não é simplesmente adicionar novas ferramentas de medição, mas transformar os próprios dados em uma camada de coordenação entre projeto, fabricação, encapsulamento, teste e operação. David Fried, diretor de inteligência artificial e vice-presidente executivo da Semiverse Solutions, subsidiária da Lam Research, afirmou que simulação, modelagem e otimização virtual ajudam a reduzir a dependência de testar um número enorme de peças físicas para traçar os limites de cada variação possível. Porém, a fonte não apresenta uma solução que elimine a complexidade; centenas de processos ainda precisam trabalhar em conjunto, e não é possível explorar completamente o espaço de suas variações apenas com o hardware.
Isso se relaciona ao que John Kibarian, CEO da PDF Solutions, descreveu como uma camada de orchestration que conecta dados de engenharia de produto e sistemas PLM, ERP e MES aos dados de rendimento de fabricação e à automação de projeto. O objetivo é que o chip ou o die conheça seu caminho mais adequado antes do encapsulamento e que os sistemas de inteligência artificial possam tomar decisões baseadas no quadro completo, em vez de dados isolados.
Para fabricantes de chips e fornecedores de ferramentas de EDA, teste e medição, isso significa que a competição não se limitará à precisão de uma ferramenta individual. Já as empresas que projetam pacotes 3D, sistemas de múltiplos dies e grandes data centers são diretamente afetadas por sua capacidade de detectar e distinguir falhas de variações naturais e de gerenciar a confiabilidade após a implantação. Permanecem questões em aberto sobre o custo da infraestrutura necessária para processar esse volume de dados, como padronizá-los entre fornecedores e quando os sistemas automatizados poderão decidir sobre reparos ou redirecionamentos sem intervenção humana.