Çipler ve Yarı İletkenler

2 nanometrenin altında çip üretim aşamaları arasındaki sınırlar ortadan kalkıyor

2 nanometrenin altındaki üretim düğümlerine geçiş; test, ölçüm, inceleme ve üretim rollerinin bütünleşmesine, çiplerin sapmalara ve kusurlara karşı hassasiyetinin artmasına yol açıyor. Semiconductor Engineering tarafından yapılan analiz, çipin tasarımdan işletime kadar tüm yaşam döngüsü boyunca verilerin yönetilmesinin verimi ve güvenilirliği korumak için bir koşul hâline geldiğine işaret ediyor.

2026-09-10
5 dk okuma
12 görüntülenme
فريق تحرير certi.news
2 nanometrenin altında çip üretim aşamaları arasındaki sınırlar ortadan kalkıyor

Endüstrinin 2 nanometrenin altındaki düğümlere geçmesiyle çip testleri, ölçümleri, incelemeleri ve üretimi artık açık biçimde birbirinden ayrı süreçler olmaktan çıktı. Boyutlar angström aralığına yaklaştıkça hata payı daraldı ve tek bir atom düzeyine ulaşabilen çok küçük değişimler bile çipin davranışını veya güvenilirliğini etkileyebilir hâle geldi. Semiconductor Engineering sitesinin 10 Eylül 2026'da yayımladığı bir analiz, bu koşulların fabrikaları ve sistem tasarımcılarını ürünün tüm yaşam döngüsü boyunca veri ve test akışını yeniden düzenlemeye ittiğini ortaya koyuyor.

Daha eski düğümlerde substratların kalınlığı ve yapıların kararlılığı, bazı üretim sorunlarının yalıtılmasına veya daha sonra ele alınmasına olanak tanıyan bir pay sağlıyordu. İleri düğümlerde ise kalıplar daha ince hâle geldi; chiplet'lere, üç boyutlu paketlemeye ve hibrit bağlantıya olan bağımlılık arttı. Sıradan bir wafer probu bir oksit tabakasına veya via'ya zarar verebilirken, geçici bir malzemenin çıkarılmasından sonra kalan nanometre ölçeğindeki bir parçacık, yüksek maliyetli çok kalıplı bir paketi kusurlu bir ürüne dönüştürebilir.

Test artık tek bir adım değil

Siemens EDA'da otomotiv entegre devre çözümleri direktörü Lee Harrison'a göre bazı müşteriler, bonding sırasında fiilen kullanılacak bağlantı noktalarını incelemekten kaçınıyor ve nihai yapıları korumak için fedakârlık noktalarına başvuruyor. Hibrit bonding ve ultra ince çiplerin kullanımı arttıkça, ölçüm sırasında zarar görebilecek hibrit bağlantının kendisini test etmeye çalışmak yerine bağlantı öncesi veya sonrası inceleme daha uygun hâle gelebilir.

Bu durum sistem tasarımına da yansıyor. Synopsys'te multi-die ve 3D IP stratejisi ürün yönetimi direktörü Rob Kruger, yapay zekâ veri merkezlerinin üretim sorunlarına karşı yedekli sunucu kümelerine yöneldiğini söyledi. Üç boyutlu bir bağlantıdaki veya çok kalıplı bir paketteki kusur, yalnızca tek bir yolu değil, geniş bir işlev grubunu etkileyebilir. Bu nedenle kalıplar paketleme öncesinde ve sonrasında test ediliyor; onarım veya yeniden dağıtım mekanizmaları kullanılıyor ve bu yöntemler UCIe ile üç boyutlu iletişimlere uygulanıyor.

Pratikte bu yaklaşım, güvenilirlik payının bir bölümünü tek bir kalıptan paket ve sistem düzeyine taşıyor. Ayrıca arızalar geniş çaplı bir arızaya dönüşmeden önce bakım gereksinimini tespit etmek için hiyerarşik testlerin, yerleşik öz testlerin ve işletim sırasında periyodik testlerin kullanılmasını sağlıyor.

Sorun yalnızca kusurların çokluğu değil

Yapılar küçüldükçe inceleme araçlarının hassasiyeti artıyor; ancak daha yüksek hassasiyet, mutlaka daha iyi kararlar anlamına gelmiyor. Onto Innovation'da iş geliştirme kıdemli direktörü Prasad Bachiraju, inceleme araçlarının wafer üzerinde milyonlarca gösterge tespit edebildiğini, bunlar arasında kusur gibi görünen doğal yerel değişimlerin de bulunduğunu söyledi. proteanTecs'te çözüm mühendisliği başkan yardımcısı Noam Brousard ise inceleme sinyallerinin, göstergenin gerçekten işlevsel bir soruna veya güvenilirlik sorununa yol açıp açmayacağını belirlemek için artık tek başına yeterli olmadığını açıkladı.

Bu nedenle fabrikaların süreç değişimi, sıcaklık ve gerilim gibi birden fazla göstergeyi toplaması, ardından bunlar arasındaki ilişkiyi ve bunların mantık üzerindeki gerçek etkisini analiz etmesi gerekiyor. Bir durumda sıcaklığın yükselmesi normal olabilir; ancak istiflenmiş bir yapıda termal kuplaj veya kendi kendine ısınma nedeniyle bitişik bir katmandaki zamanlama payını azaltabilir. Bu nokta, yalnızca sıcaklığı ölçmek ile sıcaklığın zamanlama açısından gerçekten bir risk oluşturup oluşturmadığını belirlemek arasındaki farkı ortaya koyuyor.

Ölçüm hassasiyeti paketin içine kadar uzanıyor

Katmanlar inceldiğinde ve paketleme yoğunluğu arttığında wafer yüzeyini izlemek yeterli olmuyor. Bruker Semiconductor'da ürün pazarlama direktörü Juliette Vandermeer, wafer'larda bilinen eğriliğin mikroskobik çatlaklarla ilişkili olabileceğini ve bunun metal katmanların daha derinlerine bakılmasını gerektirdiğini belirtti. X-ışını kırınım görüntüleme, X-ışını tomografik görüntüleme olarak da bilinir ve bu sorunları yapısal bir çökmeye yol açmadan önce tespit etmek için kullanılabilir.

Analizde belirtildiğine göre bu aşamada süreç spesifikasyonlarının angström aralığında kontrol edilmesi, ölçüm spesifikasyonlarının ise angströmün altındaki bir düzeye ulaşması gerekiyor. Ayrıca katmanların büyütülmesinin erken bir aşamasındaki, sıcaklık kontrolündeki veya arayüz pürüzlülüğündeki bir hata, etkisini son aşamalara taşıyabilir; bu da her adımı diğerlerinden yalıtmayı daha az gerçekçi hâle getiriyor.

certi.news okuması: Veriler bir üretim katmanına dönüşüyor

En önemli değişim yalnızca yeni ölçüm araçlarının eklenmesi değil; verilerin kendisinin tasarım, üretim, paketleme, test ve işletim arasında bir koordinasyon katmanına dönüşmesi. Lam Research'e bağlı Semiverse Solutions'ta baş yapay zekâ sorumlusu ve icra başkan yardımcısı David Fried, simülasyon, modelleme ve sanal optimizasyonun, mümkün olan her değişimin sınırlarını belirlemek için çok büyük miktarda fiziksel parçayı deneme ihtiyacını azaltmaya yardımcı olduğunu söyledi. Ancak kaynak, karmaşıklığı ortadan kaldıran bir çözüm sunmuyor; yüzlerce sürecin birlikte çalışması hâlâ gerekiyor ve değişkenlik alanının tamamı yalnızca donanım kullanılarak keşfedilemiyor.

Bu durum, PDF Solutions CEO'su John Kibarian'ın ürün mühendisliği verileri ile PLM, ERP ve MES sistemlerini üretim verimi verileri ve tasarım otomasyonu ile birbirine bağlayan orchestration katmanı olarak tanımladığı yapıyla ilişkili. Amaç, çipin veya kalıbın paketleme öncesinde kendisi için en uygun rotayı bilmesi ve yapay zekâ sistemlerinin yalıtılmış veriler yerine bütünsel tabloya dayalı kararlar alabilmesi.

Çip üreticileri ile EDA, test ve ölçüm aracı tedarikçileri açısından bu, rekabetin tek bir aracın hassasiyetiyle sınırlı kalmayacağı anlamına geliyor. 3D paketler, çok kalıplı sistemler ve büyük veri merkezleri tasarlayan şirketler ise arızaları tespit etme, bunları doğal değişimlerden ayırma ve dağıtımdan sonra güvenilirliği yönetme becerilerinden doğrudan etkileniyor. Bu hacimdeki verileri işlemek için gereken altyapının maliyeti, tedarikçiler arasında nasıl standardize edileceği ve otomatik sistemlerin insan müdahalesi olmadan ne zaman onarım veya yeniden yönlendirme kararı verebileceği konusunda açık sorular bulunuyor.

Haber kaynağı
Semiconductor Engineering
Özgün kaynağı aç ↗
ف
Yazar

فريق تحرير certi.news

Aynı kategoride

Bunlar da ilginizi çekebilir

Tüm haberleri gör