칩 설계에서 인공지능은 개별 시뮬레이션 또는 계획 도구를 개선하는 역할을 넘어, 설계 단계와 팀, 제약 조건, 전문 지식 사이를 조정하는 계층으로 나아가고 있다. 그러나 이러한 변화가 칩 사양이나 최종 승인 결정을 확률적 모델에 맡긴다는 뜻은 아니다. 실질적인 가치는 시스템이 설계 의도와 가정, 증거를 의미의 손실 없이 도구 간에 전달할 수 있는 능력에 따라 결정될 것이다.
이러한 필요성은 설계가 수백억 개의 트랜지스터를 포함하고 여러 chiplet과 다중 다이를 결합하는 시점에 대두되고 있다. 한편 첨단 노드에서 설계 비용은 수억 달러에 이를 수 있다. 이러한 환경에서는 한 번의 재설계 주기가 전체 프로그램을 위협할 수 있으며, 경험 많은 엔지니어의 부족으로 결과에 도달하는 시간을 줄이는 일이 점점 더 중요한 우선순위가 되고 있다.
문제는 도구 사이에 있다
칩 설계는 아키텍처 탐색, RTL, 검증, 합성, 배치 및 구현, 타이밍 및 전력 분석, 물리적 검증, DFT 테스트, 그리고 제조 후 결과와의 일치 검증을 포함하는 전문 단계들을 거친다. 이러한 도구는 서로 다른 업체가 개발한 경우가 많으며, 작업 완료의 의미에 대해 서로 다른 데이터 모델과 가정, 정의를 사용한다.
따라서 도구 간에 파일을 전달하는 것만으로는 충분하지 않다. 제약 조건과 설계 의도, 엔지니어링 맥락을 보존해야 하며, 그렇지 않으면 엔지니어는 요구 사항을 다시 해석하고 테스트와 속성, 예외를 수작업으로 구축해야 한다. 반복적으로 나타나는 취약점으로는 공통 의미 모델의 부재, 설계에서 검증으로 작업이 이동할 때 정보가 손실되는 문제, 다양한 데이터 형식과 폐쇄형 데이터베이스, 그리고 인접한 단계 사이에서 제약 조건과 절충안, 타이밍 예외를 맞추는 데 엔지니어가 소비하는 시간이 있다.
어떤 도구가 성능 개선과 같은 국소적 목표를 달성하더라도 혼잡, 타이밍 또는 ECO 주기에서 이후의 문제를 만들 수 있다. 여기서 인공지능이 제공하는 기회는 각 도구를 downstream 결과와 분리해 개선하는 것이 아니라 전체 흐름을 개선하는 데 있다.
보조자에서 작업 흐름 조정자로
Siemens EDA, Synopsys, Arteris, Keysight EDA, ChipAgents 등의 관계자들은 에이전트 기반 자동화가 DFT 삽입과 타이밍 분석, 문제 수정을 연결하는 것처럼 수주가 걸리던 작업을 조정할 수 있다고 본다. 그러나 이를 위해서는 단순히 도구를 호출하는 능력이 아니라 팀에 축적된 방법론적 지식과 설계 의도를 통합적으로 표현하는 방식에 접근할 수 있어야 한다.
제안되는 활용 방식은 도구의 경계를 넘나드는 최적화 루프부터, 아키텍처와 RTL, 검증, 물리적 설계 단계를 연결하는 보조자 및 에이전트 계층, 그리고 공급업체 중립적 데이터 모델에 기반한 상호운용 계층까지 다양하다. Si2의 Schema Ontology와 Accellera의 CDC/RDC Integration Standard 같은 이니셔티브는 에이전트가 각 단계에서 맥락을 다시 구축하지 않고도 도구 결과를 해석할 수 있도록 하는 데 필요한 구조의 사례로 언급된다.
결과가 옳다는 것을 어떻게 입증하는가?
칩 설계에서 속도만으로는 충분하지 않다. 인공지능이 속성이나 증명, 수정안을 제안할 수 있지만, 그 제안은 결정론적 엔진으로 검증될 때까지 가설에 머문다. 분석이 설명하듯이 언어 모델을 실행하거나 prompt에서 답변을 얻는 것은 증명이 아니다. 증명이란 올바르고 재현 가능한 속성에 대해 완전한 결과를 얻는 것이다.
이 때문에 실무 모델은 사양과 sign-off 결정을 엔지니어가 계속 맡도록 하고, 제안된 변경 사항은 sandbox 환경에 격리해 승인 전에 검토하는 방향으로 나아가고 있다. 에이전트는 실패를 분석하고 수정안을 제시하며 regression을 다시 실행한 다음, 코드를 직접 수정하는 대신 변경 사항과 결과를 엔지니어에게 제시할 수 있다.
검증 도구 자체에도 오류가 있을 수 있기 때문에 이러한 신중함은 더욱 중요해진다. 이 자료는 C와 RTL 간 등가성을 검사하는 상용 도구 3개에서 16개의 개별 오류를 밝혀낸 연구를 언급한다. 여기에는 서로 등가가 아닌 설계를 등가라고 판정한 사례도 포함되어 있다. 따라서 자동화는 데이터뿐만 아니라 각 결과의 한계와 가정, 증명 상태, 재현 기록도 전달해야 한다.
이 변화가 중요한 이유
차세대 EDA 경쟁력의 기준은 에이전트의 수나 개별 도구가 절약하는 시간의 양이 아니라, 흐름의 경계를 넘어 감사 가능한 증거를 생성하는 능력이 될 것이다. 이는 안전 및 보안과 관련된 설계와 자동차 설계에서 특히 중요하다. 시스템이 더 짧은 시간에 수렴했다는 말만으로는 충분하지 않으며, 어떤 속성이 증명되었고 어떤 속성이 여전히 제한적인지, 인공지능이 무엇을 제안했지만 검증되지 않았는지를 알아야 한다.
제약도 분명하다. 현재의 모델은 필요할 때 최종 검증까지 완료한 RTL이나 아날로그 레이아웃, 첨단 패키지 또는 완전히 최적화된 netlist를 생성할 만큼 전문화되어 있거나 비용이 낮거나 물리적 특성을 충분히 인식하지 못한다. 또한 시뮬레이션 설정에 수 시간이 걸리고 실행에 며칠이 걸린다면 인공지능 인터페이스를 추가하는 것만으로 병목이 해결되지 않는다. 가치는 핵심 분석이 빠르고 자동화되며 결정론적이고 설계가 변화하는 동안 사용할 수 있을 때 나타난다.
여기서 가장 중요한 해석은 인공지능이 사양과 구현, 검증, 승인 사이의 경계를 없애지는 않을 것이라는 점이다. 그러나 이러한 경계가 의미를 잃는 장소가 아니라 증거를 모으는 지점으로 바뀐다면, 각 경계에서 조정에 드는 비용을 줄일 수 있다. 실질적으로 현실에 가장 가까운 모델은 여전히 다음과 같다. 인공지능은 탐색과 조정, 속도 향상에 사용하고, 결정론적인 EDA 엔진은 결과의 정확성을 입증한다.