Çip tasarımında yapay zekâ, tek tek simülasyon veya planlama araçlarını iyileştirmenin ötesine geçerek tasarım aşamaları, ekipler, kısıtlar ve uzmanlık bilgisi arasında bir koordinasyon katmanı olma yönünde ilerliyor. Ancak bu dönüşüm, çip özelliklerinin veya nihai onay kararının olasılıksal modellere teslim edilmesi anlamına gelmiyor; pratik değer, sistemlerin tasarım amacını, varsayımları ve kanıtları anlamlarını kaybetmeden araçlar arasında aktarabilme yeteneğiyle belirlenecek.
Bu ihtiyaç, tasarımların onlarca milyar transistör içermeye ve chiplet’leri ve birden fazla kalıbı bir araya getirmeye başladığı, ileri düğümlerde tasarım maliyetinin yüz milyonlarca dolara ulaşabildiği bir dönemde ortaya çıkıyor. Bu ortamda tek bir yeniden tasarım döngüsü tüm programı tehdit edebilir; deneyimli mühendis eksikliği de sonuçlara ulaşma süresini kısaltmayı giderek daha önemli bir öncelik hâline getiriyor.
Sorun araçların arasında ortaya çıkıyor
Çip tasarımı; mimari keşif, RTL, doğrulama, sentez, planlama ve uygulama, zamanlama ve güç analizi, fiziksel doğrulama, DFT testleri ve ardından üretim sonrası sonuçlarla eşleştirme gibi uzmanlaşmış aşamalardan geçiyor. Bu araçlar çoğunlukla farklı kuruluşlar tarafından, bir görevin tamamlanmasının ne anlama geldiğine ilişkin farklı veri modelleri, varsayımlar ve tanımlar kullanılarak geliştirildi.
Bu nedenle dosyaları araçlar arasında aktarmak yeterli değil. Kısıtların, tasarım amacının ve mühendislik bağlamının korunması gerekiyor; aksi hâlde mühendisler gereksinimleri yeniden yorumlamak ve testleri, özellikleri ve istisnaları manuel olarak oluşturmak zorunda kalıyor. Tekrarlanan zayıf noktalar arasında ortak bir anlamsal modelin bulunmaması, çalışmanın tasarımdan doğrulamaya geçişi sırasında bilgi kaybı, veri biçimlerinin ve kapalı veritabanlarının çeşitliliği, ayrıca mühendislerin birbirine komşu aşamalar arasında kısıtları, tavizleri ve zamanlama istisnalarını eşleştirmeye harcadığı zaman yer alıyor.
Bir araç performansı iyileştirmek gibi yerel bir hedefe ulaşabilir; ancak daha sonra yoğunluk, zamanlama veya ECO döngüleri açısından bir sorun yaratabilir. Yapay zekânın fırsatı da burada ortaya çıkıyor: her aracı downstream sonuçlardan bağımsız olarak iyileştirmek yerine akışın tamamını optimize etmek.
Yardımcıdan iş akışı koordinatörüne
Siemens EDA, Synopsys, Arteris, Keysight EDA ve ChipAgents yöneticileri ile diğerleri, aracı otomasyonun DFT ekleme, zamanlama analizi ve sorun düzeltme arasındaki bağlantı gibi haftalar süren görevleri koordine edebileceğini düşünüyor. Ancak bunun için yalnızca araçları çağırma yeteneği değil, ekiplerin biriktirdiği metodoloji bilgisine ve tasarım amaçlarının birleşik bir temsil biçimine erişim gerekiyor.
Öne sürülen kullanımlar; araç sınırları arasında optimizasyon döngülerinden, mimari, RTL, doğrulama ve fiziksel tasarım aşamalarını birbirine bağlayan yardımcı ve ajan katmanlarına, ardından da tedarikçiden bağımsız veri modellerine dayanan birlikte çalışabilirlik katmanına kadar uzanıyor. Si2’nin Schema Ontology girişimi ve Accellera’nın CDC/RDC Integration Standard’ı gibi girişimler, ajanların her geçişte bağlamı yeniden oluşturmak zorunda kalmadan araç sonuçlarını yorumlayabilmesi için gereken yapıya örnek olarak anılıyor.
Sonucun doğru olduğunu ne kanıtlıyor?
Çip tasarımında tek başına hız yeterli değil. Yapay zekâ özellikler, kanıtlar veya düzeltmeler önerebilir; ancak öneri, deterministik bir motor tarafından doğrulanana kadar hipotez olarak kalır. Analizin açıkladığı gibi, bir dil modelini çalıştırmak veya bir prompt’tan yanıt almak kanıt değildir; kanıt, doğru ve yeniden üretilebilir bir özelliğe karşı elde edilmiş eksiksiz sonuçtur.
Bu nedenle pratik modeller, özellikleri ve sign-off kararını mühendisin elinde tutmaya; önerilen değişiklikleri sandbox ortamında izole ederek onaydan önce incelemeye yöneliyor. Ajan başarısızlıkları analiz edebilir, düzeltme sunabilir, regression’ı yeniden çalıştırabilir ve ardından kodu doğrudan değiştirmek yerine değişiklikleri ve sonucu mühendise gösterebilir.
Doğrulama araçlarının kendileri de hatalar içerebildiği için bu ihtiyatın önemi artıyor. Yazı, C ile RTL arasındaki eşdeğerliği inceleyen üç ticari araçta 16 ayrı hata ortaya koyan bir çalışmaya işaret ediyor; bunlar arasında eşdeğer olmayan tasarımların eşdeğer olduğunu bildiren durumlar da bulunuyor. Bu nedenle otomasyonun yalnızca veriyi değil, her sonucun sınırlarını, varsayımlarını, kanıt durumunu ve yeniden üretim kaydını da aktarması gerekiyor.
Bu dönüşüm neden önemli?
EDA’da gelecek rekabet ölçütü, ajanların sayısı veya tek bir aracın sağladığı zaman miktarı değil, akışın sınırları boyunca denetlenebilir kanıtlar üretebilme kapasitesi olacak. Bu, özellikle güvenlik, siber güvenlik ve otomotivle ilişkili tasarımlar için önemli; çünkü sistemin daha kısa sürede yakınsadığını söylemek yeterli değil. Kanıtlanmış özelliklerin hangileri olduğu, hangilerinin hâlâ sınırlı kaldığı ve yapay zekânın ne önerip doğrulayamadığı bilinmeli.
Kısıtlar ise açıkça sürüyor. Mevcut modeller, talep üzerine nihai doğrulamayla birlikte tamamen optimize edilmiş RTL, analog yerleşimler, gelişmiş paketler veya netlist’ler üretmek için yeterince uzmanlaşmış, düşük maliyetli ya da fiziğin farkında değil. Simülasyonun hazırlanması saatler ve çalıştırılması günler almayı sürdürüyorsa bir yapay zekâ arayüzü eklemek darboğazı çözmüyor. Değer, temel analizlerin hızlı, otomatik, deterministik ve tasarım değişirken kullanılabilir olduğu durumda ortaya çıkıyor.
Buradaki en önemli çıkarım, yapay zekânın özellikler, uygulama, doğrulama ve onay arasındaki sınırları ortadan kaldırmayacağıdır. Ancak bu sınırların anlamın kaybolduğu yerler olmaktan çıkıp kanıtların birleştirildiği noktalara dönüşmesi koşuluyla, her sınırdaki uzlaştırma maliyetini azaltabilir. Pratikte gerçeğe en yakın model hâlâ şu: keşif, koordinasyon ve hız için yapay zekâ; sonucun doğruluğunu kanıtlamak için deterministik EDA motorları.