芯片设计中的人工智能正走向一种超越单独优化仿真或布局工具的角色，成为连接设计阶段、团队、约束条件和专业知识的协调层。然而，这一转变并不意味着要把芯片规格或最终签核决定交给概率模型；其实际价值将取决于系统能否在工具之间传递设计意图、假设和证据，而不丢失其含义。
这一需求出现之际，芯片设计已包含数百亿个晶体管，并结合了chiplet和多种工艺模板，而先进节点的设计成本可能达到数亿美元。在这种环境下，一次重新设计周期就可能威胁整个项目进度；与此同时，经验丰富的工程师短缺，使缩短获得结果的时间日益成为优先事项。
问题存在于工具之间
芯片设计要经过多个专业阶段，包括架构探索、RTL、验证、综合、布局与实现、时序与功耗分析、物理验证、DFT测试，以及与制造后结果进行比对。这些工具往往由不同机构开发，采用不同的数据模型、假设，以及对任务完成含义的不同定义。
因此，仅在工具之间传输文件是不够的。必须保留约束、设计意图和工程上下文，否则工程师就不得不重新解释需求，并手动构建测试、属性和例外情况。反复出现的薄弱环节包括缺乏共同的语义模型、工作从设计转移到验证时信息丢失、数据格式和封闭数据库多种并存，以及工程师需要在相邻阶段之间匹配约束、权衡方案和时序例外而耗费大量时间。
某个工具可能实现了局部目标，例如提升性能，却在后续环节造成拥塞、时序或ECO周期方面的问题。因此，人工智能的机会在于优化整个流程，而不是孤立地优化每个工具及其下游结果。
从助手到工作流协调器
Siemens EDA、Synopsys、Arteris、Keysight EDA和ChipAgents等公司的负责人认为，代理式自动化可以协调过去需要数周完成的任务，例如在DFT插入、时序分析和问题修复之间建立联系。但这需要访问团队积累的方法学知识，以及统一的设计意图表示，而不仅仅是调用工具的能力。
目前提出的应用方式，从跨工具边界的优化循环，到连接架构、RTL、验证和物理设计阶段的助手与代理层，再到依赖供应商中立数据模型的互操作层，呈现出逐步演进的路径。相关讨论提到Si2的Schema Ontology倡议，以及Accellera的CDC/RDC Integration Standard，将其视为所需基础设施的例子，使代理能够解释工具结果，而不必在每次交接时重新构建上下文。
什么能够证明结果是正确的？
在芯片设计中，速度本身并不足够。人工智能可能提出属性、证明或修复方案，但在经过确定性引擎验证之前，该提议仍然只是一个假设。正如分析所阐明的，运行语言模型或从prompt中获得答案并不是证明；证明是针对正确属性得出的完整且可复现的结果。
因此，实际可行的模式趋向于让工程师掌握规格和sign-off决定，同时将建议的修改隔离在sandbox环境中，并在批准前进行审查。代理可以分析失败原因、提出修复方案、重新运行regression，然后将变更和结果呈现给工程师，而不是直接修改代码。
这种谨慎的重要性日益增加，因为验证工具本身也可能包含错误。文章提到，一项研究在三款用于检查C与RTL等价性的商业工具中发现了16个独立错误，其中包括将不等价设计宣布为等价的情况。因此，自动化不仅必须传递数据，还必须传递每项结果的边界、假设、证明状态以及可复现记录。
为什么这一转变很重要？
未来EDA领域的竞争标准，不会是代理数量或单个工具节省的时间，而是整个流程跨越边界生成可审计证据的能力。这一点对于与安全、安保和汽车相关的设计尤其重要，因为“系统在更短时间内完成收敛”远远不够；人们需要知道哪些属性已经得到证明，哪些仍然受到限制，以及哪些内容由人工智能提出但尚未经过验证。
限制依然明确。当前模型还不够专业、低成本或具备足够的物理意识，无法按需生成RTL、模拟布局、先进封装或经过完全优化并完成最终验证的网表。此外，如果仿真配置仍需数小时、运行仍需数天，仅仅增加人工智能界面也无法解决瓶颈。当基础分析快速、自动化、确定且可在设计变更过程中使用时，价值才会显现。
这里最重要的解读是，人工智能不会消除规格、实现、验证和签核之间的边界。但在这些边界上的协调成本可能降低，前提是这些边界从丢失语义的地方转变为汇集证据的节点。实际上，最接近现实的模式仍然是：人工智能用于探索、协调和提速，确定性的EDA引擎用于证明结果正确。