Künstliche Intelligenz im Chipdesign bewegt sich auf eine Rolle zu, die über die Optimierung einzelner Simulations- oder Planungstools hinausgeht und zu einer Koordinierungsschicht zwischen Designphasen, Teams, Einschränkungen und spezialisiertem Wissen wird. Dieser Wandel bedeutet jedoch nicht, die Spezifikationen des Chips oder die endgültige Freigabeentscheidung probabilistischen Modellen zu überlassen. Der praktische Wert wird davon abhängen, ob Systeme die Designabsicht, Annahmen und Nachweise zwischen Werkzeugen übertragen können, ohne deren Bedeutung zu verlieren.
Dieser Bedarf entsteht zu einer Zeit, in der Designs Dutzende Milliarden Transistoren umfassen und Chiplets sowie mehrere Prozessvorlagen kombinieren, während die Designkosten bei fortgeschrittenen Knoten mehrere hundert Millionen US-Dollar erreichen können. In diesem Umfeld kann ein einziger Redesign-Zyklus das gesamte Programm gefährden, und der Mangel an erfahrenen Ingenieuren macht die Verkürzung der Zeit bis zum Erreichen von Ergebnissen zunehmend wichtiger.
Das Problem liegt zwischen den Werkzeugen
Das Chipdesign durchläuft spezialisierte Phasen, darunter Architekturerkundung, RTL, Verifikation, Synthese, Planung und Implementierung, Timing- und Leistungsanalyse, physische Verifikation, DFT-Tests sowie den Abgleich mit Ergebnissen nach der Fertigung. Häufig wurden diese Werkzeuge von unterschiedlichen Anbietern entwickelt und verwenden voneinander abweichende Datenmodelle, Annahmen und Definitionen dafür, wann eine Aufgabe abgeschlossen ist.
Deshalb reicht es nicht aus, Dateien zwischen den Werkzeugen zu übertragen. Einschränkungen, Designabsicht und technischer Kontext müssen erhalten bleiben. Andernfalls sind Ingenieure gezwungen, Anforderungen neu zu interpretieren und Tests, Eigenschaften und Ausnahmen manuell zu erstellen. Zu den wiederkehrenden Schwachstellen gehören das Fehlen eines gemeinsamen semantischen Modells, der Verlust von Informationen beim Übergang vom Design zur Verifikation, unterschiedliche Datenformate und geschlossene Datenbanken sowie die Zeit, die Ingenieure dafür aufwenden, Einschränkungen, Kompromisse und Timing-Ausnahmen zwischen benachbarten Phasen abzugleichen.
Ein Werkzeug kann ein lokales Ziel erreichen, etwa die Leistungsfähigkeit verbessern, aber später ein Problem bei Überlastung, Timing oder ECO-Zyklen verursachen. Daraus ergibt sich die Chance für künstliche Intelligenz, den gesamten Ablauf zu optimieren, statt jedes Werkzeug unabhängig von den nachgelagerten Ergebnissen zu verbessern.
Vom Assistenten zum Workflow-Koordinator
Verantwortliche bei Siemens EDA, Synopsys, Arteris, Keysight EDA, ChipAgents und anderen Unternehmen sind der Ansicht, dass agentenbasierte Automatisierung Aufgaben koordinieren kann, die bisher Wochen dauerten, etwa die Verbindung von DFT-Einfügung, Timing-Analyse und Fehlerbehebung. Dafür ist jedoch Zugriff auf das von den Teams angesammelte methodische Wissen und auf eine einheitliche Darstellung der Designabsichten erforderlich, nicht nur die Fähigkeit, Werkzeuge aufzurufen.
Die vorgeschlagenen Anwendungen reichen von Optimierungsschleifen über Werkzeuggrenzen hinweg über Assistenten- und Agentenschichten, die Architektur-, RTL-, Verifikations- und physische Designphasen verbinden, bis hin zu einer interoperablen Ausführungsschicht, die anbieterneutrale Datenmodelle verwendet. Initiativen wie die Schema Ontology von Si2 und der CDC/RDC Integration Standard von Accellera werden als Beispiele für die erforderliche Infrastruktur genannt, damit Agenten die Ergebnisse der Werkzeuge interpretieren können, ohne bei jedem Übergang den Kontext neu aufbauen zu müssen.
Was beweist, dass das Ergebnis korrekt ist?
Geschwindigkeit allein reicht beim Chipdesign nicht aus. Künstliche Intelligenz kann Eigenschaften, Behauptungen oder Korrekturen vorschlagen, doch der Vorschlag bleibt eine Hypothese, bis er von einer deterministischen Engine verifiziert wurde. Wie die Analyse erklärt, ist das Ausführen eines Sprachmodells oder das Erhalten einer Antwort auf einen Prompt kein Beweis. Der Beweis ist ein vollständiges Ergebnis gegenüber einer korrekten und reproduzierbaren Eigenschaft.
Deshalb sehen praktische Modelle vor, die Spezifikationen und die Sign-off-Entscheidung beim Ingenieur zu belassen, während vorgeschlagene Änderungen in einer Sandbox-Umgebung isoliert und vor ihrer Freigabe überprüft werden. Der Agent kann Fehler analysieren, eine Korrektur vorschlagen, eine Regression erneut ausführen und anschließend dem Ingenieur die Änderungen und das Ergebnis vorlegen, statt den Code direkt zu ändern.
Diese Vorsicht gewinnt an Bedeutung, weil auch die Verifikationswerkzeuge selbst Fehler enthalten können. Der Beitrag verweist auf eine Studie, die 16 separate Fehler in drei kommerziellen Werkzeugen zur Äquivalenzprüfung zwischen C und RTL aufdeckte, darunter Fälle, in denen die Werkzeuge die Äquivalenz nicht äquivalenter Designs meldeten. Daher muss die Automatisierung nicht nur Daten übertragen, sondern auch die Grenzen jedes Ergebnisses, seine Annahmen, seinen Beweisstatus und sein Reproduktionsprotokoll.
Warum ist dieser Wandel wichtig?
Der nächste Wettbewerbsmaßstab im EDA-Bereich wird nicht die Zahl der Agenten oder die Zeitersparnis eines einzelnen Werkzeugs sein, sondern die Fähigkeit des Ablaufs, über seine Grenzen hinweg prüfbare Nachweise zu erzeugen. Das ist besonders für sicherheits- und sicherheitskritische sowie automobile Designs wichtig, bei denen die Aussage, dass ein System in kürzerer Zeit konvergiert hat, nicht genügt. Erforderlich ist die Kenntnis darüber, welche Eigenschaften bewiesen sind, welche weiterhin eingeschränkt sind und was die künstliche Intelligenz vorgeschlagen hat, ohne dass es verifiziert wurde.
Die Einschränkungen bleiben offensichtlich. Die derzeitigen Modelle sind nicht spezialisiert, kostengünstig oder physikbewusst genug, um bei Bedarf RTL, analoge Layouts, fortgeschrittene Gehäuse oder vollständig optimierte Netlists mit abschließender Verifikation zu erzeugen. Auch das Hinzufügen einer Schnittstelle für künstliche Intelligenz löst den Engpass nicht, wenn die Einrichtung der Simulation weiterhin Stunden dauert und ihre Ausführung Tage in Anspruch nimmt. Der Wert entsteht, wenn die grundlegenden Analysen schnell, automatisiert, deterministisch und während der Designänderungen nutzbar sind.
Die wichtigste Erkenntnis ist hier, dass künstliche Intelligenz die Grenzen zwischen Spezifikation, Implementierung, Verifikation und Freigabe nicht beseitigen wird. Sie kann jedoch die Kosten des Abgleichs an jeder Grenze senken, sofern diese Grenzen von Orten des Bedeutungsverlusts zu Punkten der Beweiszusammenführung werden. Praktisch bleibt das realistischste Modell: künstliche Intelligenz für Erkundung, Koordination und Geschwindigkeit, deterministische EDA-Engines für den Nachweis der Korrektheit des Ergebnisses.