Lors de l’événement FMS: the Future of Memory and Storage, qui s’est tenu à Santa Clara du 4 au 6 août 2026, Kioxia a déclaré que les centres de données d’intelligence artificielle avaient besoin de solutions permettant d’étendre la couche mémoire et stockage aux côtés de la DRAM et de la HBM. L’entreprise a présenté des technologies flash et des modules de mémoire reposant sur l’interface Compute Express Link (CXL) pour relever ce défi, tout en soulignant que la mémoire flash traditionnelle ne pouvait pas simplement remplacer la DRAM en raison de sa latence et de son nombre limité de cycles d’écriture.
Pourquoi les centres d’IA recherchent-ils des alternatives à la DRAM ?
Kioxia a expliqué que l’expansion des centres de données d’intelligence artificielle augmentait la demande de HBM et de DRAM, tandis que les contraintes d’approvisionnement faisaient grimper le coût de ces composants. L’extension de l’infrastructure des centres ajoute également une charge financière supplémentaire. L’idée d’utiliser la mémoire flash dans la couche mémoire repose sur un important écart de capacité : une puce de DRAM de 32 gigabits correspond à une puce flash de 2 térabits, soit une capacité environ 64 fois supérieure.
Cet écart n’élimine toutefois pas les contraintes techniques. La mémoire flash est plus lente en lecture et en écriture, et sa capacité à supporter les opérations d’écriture est limitée par rapport à la DRAM. Kioxia estime que le mode d’accès aux données dans les centres d’IA permet de répartir les rôles : l’entreprise indique qu’environ 20 % des données pourraient représenter 80 % des accès. Les données les plus actives peuvent rester dans la DRAM, tandis que la partie moins utilisée est transférée vers une mémoire flash à faible latence.
XL-FLASH et mémoire CXL
Kioxia a présenté la technologie XL-FLASH comme une mémoire flash à faible latence. Selon l’entreprise, son temps de lecture est inférieur à 5 microsecondes, soit environ dix fois moins que celui d’une mémoire flash traditionnelle, avec une conception visant entre 150 000 et 250 000 réécritures sur une période d’utilisation de cinq ans. Toutefois, l’utilisation de XL-FLASH seule ne permet pas d’obtenir un temps comparable à celui de la DRAM. L’entreprise a donc présenté son intégration à un contrôleur dédié et à un module mémoire via CXL.
Selon la présentation, le temps de lecture d’un module CXL combinant XL-FLASH et le contrôleur dédié est inférieur à 10 microsecondes. Dans l’exemple d’un système comprenant le processeur, un module de DRAM, un module CXL et le stockage, une mémoire DRAM de 225 gigaoctets a été remplacée par une combinaison comprenant 148 gigaoctets de DRAM et 77 gigaoctets de mémoire CXL, avec une baisse des performances ne dépassant pas 5 % selon Kioxia. L’entreprise a également indiqué que cette même combinaison pouvait doubler la capacité et offrir des performances environ 1,3 fois supérieures à celles d’un système composé uniquement de DRAM et présentant un coût comparable.
L’efficacité énergétique reste un facteur déterminant pour les SSD
Le problème des centres de données d’intelligence artificielle ne se limite pas à la capacité et à la latence : l’énergie nécessaire au fonctionnement des SSD influence également la conception du système. Kioxia a évoqué le passage des interfaces SSD de PCIe 5.0 à PCIe 6.0, puis à PCIe 7.0, tout en soulignant que les vitesses de lecture et d’écriture restent liées aux limites de puissance disponibles.
L’entreprise a présenté la dixième génération de BiCS FLASH TLC, qui augmente la densité de bits d’environ 59 % par rapport à la huitième génération, tout en réduisant de 40 % la consommation d’énergie en lecture et de 30 % celle en écriture, selon les données de la présentation. Elle a également indiqué qu’un boîtier combinant des puces flash et une puce d’interface pouvait atteindre une capacité de 4 térabits. Kioxia travaille aussi sur la troisième génération de XL-FLASH et la dixième génération de BiCS FLASH QLC.
Qu’est-ce qui change concrètement ?
Les technologies présentées ne prévoient pas le remplacement complet de la DRAM, mais la création d’une couche intermédiaire entre la mémoire principale et le stockage. Celle-ci est destinée aux données moins actives lorsque l’augmentation de la capacité est plus importante que l’obtention de la latence la plus faible possible. Les résultats réels restent liés à la prise en charge des modules CXL par la plateforme, ainsi qu’au contrôleur, aux logiciels et au mode d’accès aux données. En outre, le contenu disponible ne couvre que la première partie du rapport de MONOist et ne comprend donc pas les détails des quatre sections que Kioxia aurait consacrées aux applications des SSD dans les centres de données d’intelligence artificielle.