Las presiones de la inteligencia artificial no se limitan a los procesadores y la memoria HBM; cada proceso de entrenamiento o inferencia genera datos que deben almacenarse, transferirse y consultarse rápidamente. Un análisis publicado por Semiconductor Engineering sostiene que el próximo cuello de botella de la infraestructura de inteligencia artificial podría estar relacionado con la forma de encapsular la memoria NAND de alta densidad, y no únicamente con aumentar el número de celdas dentro del chip.
Esta es una lectura analítica publicada en un material promocional destacado de Amkor, por lo que algunas de las previsiones expuestas deben considerarse estimaciones industriales o la visión de un actor del sector del encapsulado, no un anuncio de un producto específico. No obstante, el material ofrece una imagen útil de los problemas de ingeniería que acompañan al aumento de la capacidad de almacenamiento en centros de datos, dispositivos y automóviles.
La demanda de NAND se amplía más allá del mercado de consumo
Según datos de Yole Group correspondientes a 2024, el valor del mercado de memoria independiente alcanzó los 170.000 millones de dólares, tras una recuperación interanual del 78% después de dos años de descensos. La DRAM, incluida la HBM, representó aproximadamente el 57% de los ingresos, frente al 40% de NAND. Al entrar en 2026, los fabricantes destinan más capacidad de producción a HBM y a nodos avanzados de DRAM, mientras que la HBM superó el 10% del mercado total de memoria, según el artículo.
Este enfoque podría limitar las inversiones disponibles para ampliar la capacidad de DRAM convencional y NAND, en un momento en que la demanda de NAND no disminuye. Los centros de datos necesitan unidades SSD para servidores de inteligencia artificial, aumenta la proporción de ordenadores portátiles equipados con SSD y los teléfonos de gama alta avanzan hacia capacidades mayores. Los sistemas automotive, especialmente en vehículos electrificados y conectados, necesitan almacenamiento sólido fiable para ejecutar sus funciones y procesar sus datos.
El artículo utiliza ejemplos de crecimiento de los datos para ilustrar la presión acumulada: transferir una película de dos horas de resolución 1080p a 4K aumenta el volumen de datos aproximadamente 4,7 veces, mientras que el tamaño de las imágenes se ha triplicado aproximadamente al pasar de cámaras de teléfonos de 12 megapíxeles a 48 megapíxeles. Asimismo, el tamaño de un clip de audio de tres minutos puede aumentar hasta seis veces al pasar del MP3 comprimido a formatos inmersivos como Dolby Atmos. Las tecnologías de codificación ayudan, pero no eliminan la necesidad de ampliar la densidad de memoria.
De decenas de paquetes a un solo paquete
El artículo presenta la evolución desde la perspectiva del espacio necesario. En 2010, almacenar 2 terabytes, cuando predominaba la NAND plana bidimensional, requería más de 50 chips eMMC, con un tamaño de encapsulado de aproximadamente 17×22 milímetros por chip. Después, la 3D NAND cambió el rumbo desde 2013 mediante el apilamiento vertical de las celdas y, para 2020, las arquitecturas de más de 100 capas habían reducido el número de paquetes necesarios para la misma capacidad.
El siguiente paso consiste en la unión híbrida entre chips o obleas (wafer-to-wafer hybrid bonding), que aumenta la densidad de interconexiones y mejora el rendimiento eléctrico a nivel de oblea. El artículo prevé que este método, junto con el apilamiento de múltiples chips, permita arquitecturas que superen ampliamente los niveles actuales y alcancen en el futuro 800 o 1000 capas. La expansión de QLC también permite elevar la capacidad dentro de un único paquete eMMC hasta 2 terabytes, según la tendencia que presenta la fuente.
¿Qué cambia en la práctica en el encapsulado?
No basta con hacer los chips más pequeños para apilar un número mayor de ellos; al mismo tiempo, deben conservarse el rendimiento de fabricación y la fiabilidad. El artículo señala que los flujos de fabricación diseñados para memorias de más de 300 capas requieren controlar la tensión y la curvatura de la oblea. Entre las herramientas mencionadas se encuentran el ranurado por láser, el rectificado de ultraprecisión, el troceado mediante cuchilla o técnicas ocultas y la inspección óptica automatizada para detectar grietas.
El grosor de la oblea puede reducirse de aproximadamente 700–800 micrómetros a tan solo 25–50 micrómetros. En ese punto, el tratamiento posterior de la superficie y la eliminación de microgrietas se vuelven importantes para reducir la concentración de tensiones. También se utilizan métodos como dice-before-grind y stealth dice-before-grind para limitar los daños en los bordes, mientras que los chips delgados requieren herramientas de manipulación especializadas, incluida la recogida sin agujas y con una fuerza de vacío controlada con precisión.
En configuraciones que incluyen 32 chips o más, la cuestión pasa a ser la gestión del sistema completo. Los bucles de hilo ultrabajos y cortos mantienen las distancias de seguridad, mientras que las disposiciones escalonadas o en zigzag ayudan a dejar espacio para los hilos y a distribuir las tensiones. Se utilizan materiales como film-on-die, film-on-wire y separadores para evitar el hundimiento de los chips y conservar la integridad de las conexiones, sin aumentar la altura total, una limitación importante en teléfonos y dispositivos con espacio reducido.
¿Por qué importa para los centros de datos y las cadenas de suministro?
El apilamiento elevado también requiere un moldeo por compresión avanzado para reducir la desviación de los hilos, así como controlar el grosor de la cubierta, el equilibrio de los materiales y el coeficiente de expansión térmica. Mantener el rendimiento de fabricación depende de la inspección durante las etapas de producción y de vincular cada unidad con datos de trazabilidad que permitan detectar pronto los defectos y relacionarlos con los materiales, las herramientas o las condiciones del proceso.
Aquí destaca el papel de las empresas OSAT, es decir, las empresas de ensamblaje y pruebas externalizadas de semiconductores. No todas las empresas de NAND están integradas y poseen toda la cadena de valor, desde la propiedad intelectual y la fabricación de obleas hasta el ensamblaje y las pruebas. La fuente señala que las principales empresas OSAT ofrecen apilamiento de memoria, trazabilidad a nivel de unidad, tecnologías fan-out a nivel de oblea y pruebas integradas. Las redes multirregionales también han adquirido importancia estratégica, mientras las empresas buscan cadenas de suministro más diversificadas y equilibradas geográficamente, aunque el artículo no demuestra un calendario ni un producto concreto para estas capacidades.
La conclusión editorial es que aumentar la capacidad de NAND en la era de la inteligencia artificial no depende únicamente de la trayectoria de las celdas. Cada salto en el número de capas o en la densidad de almacenamiento plantea preguntas paralelas sobre el grosor, la gestión térmica y de las tensiones, la integridad de las conexiones, el rendimiento de fabricación y la capacidad de los socios de encapsulado para producir a gran escala. Lo que sigue abierto es la rapidez con la que tecnologías como la unión híbrida pasarán de las previsiones y la ingeniería avanzada a productos comerciales estables y con un coste adecuado.