AIの負荷はプロセッサーとHBMメモリーだけにかかるものではない。トレーニングや推論の処理はすべて、保存し、高速に転送し、アクセスする必要のあるデータを生成する。Semiconductor Engineeringが掲載した分析では、AIインフラにおける次のボトルネックは、チップ内のセル数を増やすことだけでなく、高密度NANDメモリーをどのようにパッケージングするかに関係する可能性があると論じている。
これはAmkorの特集広告記事として掲載された分析であるため、そこに示された予測の一部は、特定製品の発表ではなく、業界の推計またはパッケージング分野の事業者の見解として扱うべきである。それでも、データセンター、機器、自動車におけるストレージ容量の拡大に伴う工学的課題を理解するうえで、有用な全体像を示している。
NANDへの需要はコンシューマー市場の外側にも拡大
Yole Groupの2024年のデータによると、独立型メモリー市場の価値は1,700億ドルに達し、2年間の低迷後、前年比78%の回復を記録した。HBMを含むDRAMは売上高の約57%を占め、NANDは40%だった。記事によれば、2026年に入ると、メーカーはより多くの生産能力をHBMと先進DRAMノードに振り向ける一方、HBMはメモリー市場全体の10%を超えた。
この集中は、従来型DRAMとNANDの生産能力拡大に利用できる投資を制限する可能性があるが、NANDへの需要は衰えていない。データセンターではAIサーバー向けにSSDが必要とされ、ノートパソコンでSSDを搭載する割合も上昇しているほか、フラッグシップスマートフォンはより大容量へと向かっている。自動車システム、特に電動化・コネクテッド化された車両では、機能の稼働とデータ処理のために、信頼性の高いソリッドステートストレージが必要となる。
記事は、蓄積する負荷を説明するため、データ量の増加例を挙げている。2時間の映画を1080pから4Kへ移行するとデータ量は約4.7倍になり、12メガピクセルのスマートフォンカメラから48メガピクセルへ移行すると、画像のサイズは約3倍に増加した。また、3分間の音声クリップは、圧縮されたMP3からDolby Atmosのような没入型フォーマットへ移行すると、最大6倍のサイズになる可能性がある。コーデック技術は役立つものの、メモリー密度を拡大する必要性をなくすわけではない。
数十個のパッケージから1つのパッケージへ
記事は、必要な面積という観点から進化の道筋を示している。2010年には、2テラバイトのストレージを実現するために、平面型の2D NANDが主流だったことから、50個を超えるeMMCチップが必要で、各チップのパッケージサイズは約17×22ミリメートルだった。その後、3D NANDは2013年以降、セルを垂直方向に積層することで流れを変え、2020年までには、100層を超えるアーキテクチャによって同じ容量に必要なパッケージ数が削減された。
次の段階は、チップまたはウェハー間のハイブリッドボンディング（wafer-to-wafer hybrid bonding）である。これは接続密度を高め、ウェハーレベルで電気的性能を改善する。記事は、この方式がマルチダイ積層と組み合わさることで、現在の水準を大きく上回り、将来的には800層または1,000層に達する可能性のあるアーキテクチャを実現すると予測している。また、情報源が示す動向によれば、QLCの普及により、1つのeMMCパッケージ内の容量を2テラバイトまで引き上げることも可能になる。
パッケージングで実際に何が変わるのか
より多くのダイを積層するには、ダイを小型化するだけでは不十分であり、同時に歩留まりと信頼性を維持しなければならない。記事は、300層を超えるメモリー向けに設計された製造フローでは、ウェハーの応力と反りを制御する必要があると指摘している。挙げられている装置には、レーザー溝加工、超精密研削、ブレードまたはステルス技術によるダイシング、クラックを検出する自動光学検査が含まれる。
ウェハーの厚さは約700～800マイクロメートルから、わずか25～50マイクロメートルまで薄くなる可能性がある。この段階では、応力集中を抑えるため、表面の後処理と微細なクラックの除去が重要になる。また、エッジの損傷を抑えるためにdice-before-grindやstealth dice-before-grindなどの手法が使われる一方、薄いダイには、ニードルを使わず、吸着力を精密に制御するピックアップなど、専用のハンドリングツールが必要になる。
32個以上のダイを含む構造では、問題はシステム全体の管理へと変わる。極めて低いループと短いワイヤーによって安全距離を維持し、階段状またはジグザグ状の配置によってワイヤーのための空間を確保するとともに、応力を分散させる。film-on-die、film-on-wire、スペーサーなどの材料は、ダイの沈み込みを防ぎ、接続の完全性を維持するために使われる。しかも全体の高さを増やさないことが求められるため、これはスマートフォンや限られた空間しかない機器にとって重要な制約となる。
データセンターとサプライチェーンにとってなぜ重要なのか
高層積層には、ワイヤーの変形を抑える高度なコンプレッションモールディングに加え、封止材の厚さ、材料のバランス、熱膨張係数の制御も必要となる。歩留まりの維持は製造工程中の検査に依存しており、各ユニットをトレーサビリティー情報に結び付けることで、欠陥を早期に発見し、材料、装置、または工程条件との関連を特定できるようにする。
ここでOSAT、すなわち半導体の組立・テストを外部委託で行う企業の役割が浮上する。すべてのNAND企業が、知的財産やウェハー製造から組立・テストに至るバリューチェーン全体を保有する垂直統合企業というわけではない。情報源によれば、主要なOSAT企業は、メモリー積層、ユニットレベルのトレーサビリティー、ウェハーレベルのファンアウト技術、統合テストを提供している。また、企業がより多様で地理的に均衡したサプライチェーンを目指すなか、複数地域にまたがるネットワークも戦略的重要性を増している。ただし、記事はこれらの能力について、特定のスケジュールや具体的な製品を裏付けているわけではない。
編集上の結論は、AI時代におけるNAND容量の増加が、セルのスケーリングだけに依存するものではないということだ。層数やストレージ密度が一段上がるたびに、厚さ、熱と応力の管理、接続の完全性、歩留まり、そしてパッケージングパートナーが大規模生産に対応できる能力について、並行して新たな課題が生じる。なお、ハイブリッドボンディングのような技術が、予測や先端エンジニアリングの段階から、適切なコストで安定した商用製品へどれほど速く移行するかは、依然として未解決である。