Die Halbleiterindustrie verzeichnete in der am 14. August 2026 endenden Woche eine breite Palette von Entwicklungen, die die steigende Nachfrage nach Architekturen für künstliche Intelligenz widerspiegeln – vom Ausbau von Fabriken für fortschrittliche Verpackung bis zur Neugestaltung von Rechenzentren und der Einführung optischer Verbindungen und neuer Energiestrukturen. Parallel dazu gab es Forschungsarbeiten zu zweidimensionalen Transistoren, programmierbarem Speicher, Hardwaresicherheit und Chips für autonome Fahrzeuge.
Investitionen in Verpackung sowie Forschung und Entwicklung
Das zu ASE gehörende Unternehmen SPIL legte in Daliu, Taiwan, den Grundstein für eine Fabrik für fortschrittliche Verpackung und Tests. Die Investition beläuft sich auf rund 3,1 Milliarden US-Dollar. Die Fabrik wird auf einer Fläche von sechs Hektar errichtet und soll Kapazitäten für die in KI-Chips verwendete CoWoS-Verpackung schaffen. Der Beginn der Produktion der ersten Phase ist für 2028 vorgesehen. Bei vollständiger Fertigstellung soll die Anlage außerdem mehr als 2.200 Arbeitsplätze bereitstellen.
Lam Research erklärte seinerseits, über einen Zeitraum von fünf Jahren 3 Milliarden US-Dollar für den Ausbau seines Netzwerks von Forschungs- und Entwicklungslaboren auszugeben. Dadurch soll die Fähigkeit des Unternehmens, Experimente durchzuführen, um mehr als 50 % steigen. Das Unternehmen kündigte außerdem eine Partnerschaft mit NY Creates an, um in den kommenden fünf Jahren rund 3.500 Studierende in der Integration von Halbleiterfertigungsprozessen auszubilden. Dabei soll das virtuelle Fertigungssimulationsprogramm SEMulator3D zum Einsatz kommen.
In einem breiteren Kontext prognostizierte die Rhodium Group, dass Chinas Kapazität zur Produktion konventioneller Chips bis 2030 nahezu die Hälfte der weltweiten Produktion erreichen könnte. Zugleich expandieren einheimische Ausrüstungshersteller weiter, obwohl China beim Zugang zu den modernsten KI-Chips Beschränkungen unterliegt.
Rechenzentren setzen zunehmend auf Photonik und höhere Leistung
Dem Bericht zufolge befindet sich die Architektur von Rechenzentrumsnetzwerken im Wandel, da optische Verbindungen bei der Vernetzung von KI-Clustern an Bedeutung gewinnen. Der Trend zu Racks mit einer Leistung von einem Megawatt führt außerdem zu grundlegenden Veränderungen bei Kühlung, Energieverteilung, Rack-Design und der dreidimensionalen Verpackung integrierter Schaltkreise.
Im Rahmen des Open Compute Project entwickelten Koalitionen aus 19 Unternehmen einen Plan für eine einheitliche, für Siliziumphotonik geeignete Infrastruktur für KI-Systeme. Das Projekt arbeitet außerdem mit Google, Microsoft und Nvidia zusammen, um 800-Volt-Gleichstrom als offene und einheitliche Energiearchitektur für KI-Rechenzentren zu etablieren. Dies soll den Übergang zu einer Verteilung von Gleichstrom mit niedriger Spannung beschleunigen.
Die Technologie der Co-Packaged Optics (CPO) breitet sich aus, da Rechenzentren ihre Leistung steigern und den Energieverbrauch senken wollen. Der Bericht wies jedoch darauf hin, dass die Deckung der Nachfrage eine Herausforderung darstellt, da die Technologie den Schritt von Laborwerkzeugen zu automatisierten Produktionsprüfgeräten in den Fabriken vollzieht. Experten der University of California, Berkeley, vertraten dagegen die Auffassung, dass der Fortschritt der künstlichen Intelligenz nicht immer größere Rechenzentren erfordert. Kleinere Open-Source-Modelle seien inzwischen in der Lage, zahlreiche Aufgaben mit geringerem Verbrauch an Rechenleistung, Energie und Wasser auszuführen und könnten auf lokaler Hardware betrieben werden.
Speichervereinbarungen und Finanzierung
Sony Semiconductor und TSMC kündigten eine Vereinbarung über ihr Joint Venture für die nächste Generation von Bildsensoren in Japan an. Sony wird rund 465 Milliarden Yen, also etwa 2,9 Milliarden US-Dollar, beisteuern und die Kontrolle über das Projekt übernehmen, während TSMC rund 282 Milliarden Yen beziehungsweise etwa 1,8 Milliarden US-Dollar beitragen wird. Es wird erwartet, dass die Fabrik in Kumamoto 2029 mit der Massenproduktion von Bildsensoren für Smartphones beginnt. Die erforderlichen behördlichen Genehmigungen stehen jedoch noch aus.
Counterpoint zufolge entfielen im zweiten Quartal 48 % der weltweit ausgelieferten NAND-Bits auf Enterprise-SSDs, verglichen mit 26 % ein Jahr zuvor. YMTC belegte bei den NAND-Auslieferungen mit einem Anteil von 14 % den dritten Platz. Kearney erklärte, Speicherhersteller würden ihre NAND-Investitionen reduzieren und sich stattdessen auf renditestärkere HBM- und DRAM-Produkte konzentrieren, wodurch die Phase knapper NAND-Versorgung verlängert werde.
Kioxia und Sandisk kündigten dreidimensionalen QLC-Flash-Speicher mit einer Kapazität von 2 Terabit an. Dieser basiert auf einer CMOS-directly-Bonded-to-Array-Architektur, kurz CBA, die eine Leistungssteigerung ermöglichen soll, ohne dass die Schichten der NAND-Zellen verändert werden müssen. Intel nahm außerdem 20 Milliarden US-Dollar durch ein erweitertes Primäraktienangebot auf. Der Vorstandsvorsitzende Lip-Bu Tan erklärte, das Kapital werde Wachstumschancen bei der Chipfertigung in fortschrittlichen Technologieknoten, bei fortschrittlicher Verpackung und bei der Nachfrage nach CPU-Modulen unterstützen.
Neue Forschung zu Transistoren und Quantencomputing
Das KAIST entwickelte einen sogenannten programmierbaren dynamischen Speichertransistor. Er verwendet eine multifunktionale Gate-Struktur, um das dynamische Verhalten auf Hardwareebene zu steuern, ohne eine kontinuierliche Vorspannung oder eine Vorverarbeitung der Eingaben. Die Forscher erklärten, das Design habe die Vorhersagefehler im Vergleich zu herkömmlichen Geräten um bis zum 40-Fachen reduziert.
Ein Team der NYCU, von TSMC und weiteren Einrichtungen entwickelte außerdem eine ultradünne Grenzfläche aus Aluminiumoxid mit hoher Dielektrizitätskonstante für einschichtige MoS₂-Transistoren. Die Grenzfläche soll die Gate-Steuerung verbessern und zugleich Beweglichkeitsverluste vermeiden, die den Einsatz zweidimensionaler Geräte bei der weiteren Verkleinerung von Transistoren eingeschränkt haben.
Im Bereich des Quantencomputings demonstrierten Forscher von QuTech und der TU Delft eine Flip-Chip-Architektur, die supraleitende Qubits mithilfe galvanisch beschichteter Indium-Bump-Verbindungen integriert und Gütefaktoren von nahezu 10⁶ erreichte. Quantinuum ging außerdem eine Partnerschaft mit Oracle ein, um Kunden von Oracle die Integration von Grafikverarbeitungs- und Hochleistungsrechenfunktionen mit dem 98-Qubit-Quantensystem Helios von Quantinuum in einer Oracle-Cloud-Einrichtung zu ermöglichen.
Hardwaresicherheit und autonome Fahrzeuge
Die USENIX Security Week umfasste Forschungsarbeiten zu Seitenkanalangriffen auf RISC-V-Prozessoren, zur Umgehung der Sicherheitsmechanismen von AMD SEV-SNP, zur Ausnutzung der Cache-Partitionierung in NVIDIA MIG sowie zu Ransomware-Angriffen auf cloudbasierte FPGA-Einheiten. Taiwanische Beamte erklärten außerdem, ein durch künstliche Intelligenz unterstützter Angriff habe mindestens 85 Regierungskonten kompromittiert und mehr als 2.500 Mitarbeiterdatensätze gestohlen, wie die Financial Times und Dream Group berichteten.
Im Automobilbereich wird TIER IV im Rahmen eines von JST in Japan unterstützten Programms einen Open-Source-KI-Beschleuniger für autonomes Fahren der Stufe 4 entwickeln. Dies umfasst die Chiparchitektur, den Compiler und die Toolchain, um eine sicherere und energieeffizientere Edge-KI zu unterstützen. LX Semicon nahm die Massenproduktion des Chips LX61101 auf, eines für Hyundai- und Kia-Fahrzeuge bestimmten Automotive-Mikrocontrollers. Er gilt als der erste in Südkorea produzierte MCU für eines der beiden Unternehmen.