Chips und Halbleiter

Micron enthüllt Roadmap für 2027: 1-TB-DDR6-Speicher und fortschrittliche NAND-Technologien

Micron hat seine technischen Pläne für das Jahr 2027 vorgestellt, darunter die Einführung von DDR6-Speicher mit der doppelten Bandbreite von DDR5 sowie NAND-Chips mit über 400 Schichten, mit einem Fokus auf die Unterstützung der KI-Infrastruktur.

2026-10-23
3 Min. Lesezeit
14 Aufrufe
certi.news
Micron enthüllt Roadmap für 2027: 1-TB-DDR6-Speicher und fortschrittliche NAND-Technologien

Technische Entwicklungen bei DRAM- und NAND-Speichern

Das Unternehmen Micron hat Details zu seiner technischen Roadmap für die kommenden Jahre bekannt gegeben, wobei der Schwerpunkt auf der Stärkung der Infrastruktur für künstliche Intelligenz liegt. Das Unternehmen stützt seine Pläne auf den neuen Fertigungsknoten 1δ (1-Delta), der als Nachfolger des 1γ (1-Gamma)-Knotens gilt. Dieser zeichnet sich durch Steuerungsfähigkeiten auf Angström-Ebene und eine CMOS-Struktur mit HKMG-Technologie aus, was eine Steigerung der Bitdichte um etwa 25 % gegenüber der vorherigen Generation ermöglicht.

Die Zukunft von DDR6- und LPDDR6-Speicher

Micron plant die Unterstützung von Speicherstandards der nächsten Generation wie DDR6 und LPDDR6 über den 1-Delta-Knoten, wobei DDR6 voraussichtlich die doppelte Bandbreite von DDR5 bieten wird. Das Unternehmen richtet diese Technologie in erster Linie auf Server für KI-Rechenzentren aus, um eine hohe Zuverlässigkeit zu gewährleisten, anstatt in der ersten Phase direkt auf PCs abzuzielen.

Das Unternehmen enthüllte zudem Pläne zur Produktion von 1TB RDIMM-Modulen, die darauf abzielen, die Anforderungen massiver KI-Workloads zu erfüllen. Was den LPDDR6-Speicher betrifft, deuten Prognosen auf eine Verbesserung der Energieeffizienz um 35 % im Vergleich zu LPDDR5 hin, wobei eine kontinuierliche Zusammenarbeit mit Partnern wie Meta besteht, um diesen Speicher in Rechenzentren einzusetzen.

Innovationen bei Design und Speicherung

Micron tendiert dazu, das 6F² DRAM-Design anstelle von 4F² zu übernehmen, um die Skalierungsbeschränkungen und die Komplexität im Zusammenhang mit Kondensatordesigns zu überwinden. Das Unternehmen arbeitet zudem an der Entwicklung fortschrittlicher Technologien, darunter:

  • vHBM: Ein vertikal gestapeltes Design, das den Speicher direkt über dem Prozessorchip platziert, um die Bandbreiteneffizienz pro Watt zu erhöhen.
  • NAND G11: Eine neue Generation von NAND-Flash-Speicher, der über 400 Schichten umfasst und darauf abzielt, die Bitdichte zu verdoppeln, die E/A-Geschwindigkeit um das 1,5-fache zu steigern und gleichzeitig den Stromverbrauch um 25 % zu senken.

Was bedeutet diese Entwicklung?

Diese Roadmap stellt eine direkte Reaktion auf die steigende Nachfrage nach hoher Leistung in KI-Rechenzentren dar. Der Übergang zu Technologien wie 6F² und vHBM deutet darauf hin, dass das Unternehmen versucht, die traditionellen physikalischen Grenzen der Halbleiterfertigung zu überschreiten. Der 1-Delta-Knoten soll in der zweiten Jahreshälfte 2027 in die kommerzielle Produktion gehen, was einen klaren Zeitplan für Unternehmen festlegt, die sich bei der Erweiterung ihrer Rechenkapazitäten auf diese Infrastruktur verlassen.

Nachrichtenquelle
c
Autor

certi.news

Aus derselben Kategorie

Das könnte Sie interessieren

Alle Nachrichten anzeigen