チップおよび半導体

マイクロンが2027年のロードマップを発表:1TBのDDR6メモリと高度なNAND技術

マイクロンは2027年に向けた技術計画を明らかにし、DDR5の2倍の帯域幅を持つDDR6メモリや、400層を超えるNANDチップの投入、およびAIインフラストラクチャのサポート強化を打ち出しました。

2026-10-23
1 分で読めます
14 閲覧数
certi.news
マイクロンが2027年のロードマップを発表:1TBのDDR6メモリと高度なNAND技術

DRAMおよびNANDの技術的進歩

マイクロン(Micron)は、AIインフラストラクチャの強化に焦点を当てた、今後数年間の技術ロードマップの詳細を発表しました。同社は計画の基盤として、1γ(1-Gamma)ノードの後継となる新しい製造ノード1δ(1-Delta)を採用しています。これはオングストロームレベルの制御能力とHKMG技術を用いたCMOS構造を特徴としており、前世代と比較してビット密度を約25%向上させることが可能です。

DDR6およびLPDDR6メモリの未来

マイクロンは、1-Deltaノードを通じてDDR6やLPDDR6といった次世代メモリ規格をサポートする計画です。DDR6はDDR5の2倍の帯域幅(Bandwidth)を提供すると予想されています。同社はこの技術を、初期段階ではパーソナルコンピュータ向けではなく、主にAIデータセンターのサーバー向けに、高い信頼性を確保する目的で展開する方針です。

また、同社は1TB RDIMMモジュールの生産計画も明らかにしました。これはAIの膨大なワークロードのニーズを満たすことを目的としています。LPDDR6に関しては、LPDDR5と比較してエネルギー効率が35%向上すると予測されており、メタ(Meta)などのパートナーと協力してデータセンターへの導入を進めています。

設計とストレージにおけるイノベーション

マイクロンは、コンデンサ設計に伴うスケーリングと複雑さの制限を克服するため、4F²ではなく6F² DRAM設計の採用へと舵を切っています。また、同社は以下の高度な技術開発にも取り組んでいます。

  • vHBM:メモリをプロセッサチップの直上に配置する垂直積層設計により、ワットあたりの帯域幅効率を向上させます。
  • NAND G11:400層を超える次世代NANDフラッシュメモリであり、ビット密度の倍増と入出力速度の1.5倍向上、さらに消費電力の25%削減を目指しています。

この進歩が意味するもの

このロードマップは、AIデータセンターにおける高性能化への高まる需要に対する直接的な回答です。6F²やvHBMといった技術への移行は、同社が従来の半導体製造の物理的な限界を超えようとしていることを示しています。1-Deltaノードは2027年後半に商用生産段階に入る予定であり、このインフラストラクチャに依存してコンピューティング能力を拡張する企業にとって、明確なスケジュールが示されました。

ニュースの出典
TechSpot News
原文を開く ↗
c
著者

certi.news

このストーリーを探る

関連トピックとエンティティ

同じカテゴリー

おすすめ記事

すべてのニュースを見る