A Synopsys, segundo um material publicado em formato de postagem de patrocinador, anunciou o desenvolvimento do que descreve como o primeiro PHY de 112 gigabits totalmente compatível com a especificação OIF-CEI-112G-LINEAR-PAM4, em uma iniciativa voltada a reduzir o custo de energia, a latência e o calor em conexões de sistemas de inteligência artificial e centros de dados de hiperescala.
Essa iniciativa ocorre com a expansão dos clusters de inteligência artificial e sua dependência de milhares de aceleradores operando em simultâneo. Nesses ambientes, as conexões entre os componentes do sistema tornam-se um fator que influencia o desempenho e o consumo de energia, especialmente à medida que as aplicações avançam para velocidades de 800 gigabits e 1,6 terabits. O material indica que as interconexões consomem cerca de 27% da energia total dos centros de dados e que esse número cresceu 46 vezes desde 2010.
Transferência do processamento de sinais para o SerDes do host
Os módulos ópticos tradicionais normalmente dependem de retimers e processadores digitais de sinais, ou DSPs, dentro do módulo para processar o sinal. Esses componentes acrescentam consumo de energia, latência, calor e custo a cada conexão. Já a abordagem de óptica linear transfere o processamento de sinais para o SerDes do host, mantendo dentro do módulo óptico os componentes essenciais, como drivers lineares, moduladores, fotodiodos e amplificadores de transimpedância, ou TIAs.
Segundo o material, esse projeto pode alcançar uma redução de até 50% no consumo de energia em comparação com módulos ópticos tradicionais baseados em retimers. Ele também pode reduzir a latência ao diminuir as etapas de processamento e limitar o calor em racks densos de aceleradores de inteligência artificial, além de simplificar o sistema ao reduzir o número de componentes e de possíveis pontos de falha.
Entretanto, remover o DSP do módulo não elimina a carga de processamento; parte dela é transferida para o PHY do host. Por isso, esse componente precisa oferecer forte integridade de sinal, equalização eficiente e recuperação confiável dos dados em condições reais de canal, além de cumprir os padrões necessários para a interoperabilidade entre produtos de diferentes fornecedores.
Testes de interoperabilidade a 112 gigabits
A especificação OIF-CEI-112G-LINEAR-PAM4 define limites elétricos, pontos de teste e métodos de conformidade para conexões lineares de 112 gigabits por pista, a 53 gigabauds usando PAM4. O material considera que a padronização desses requisitos reduz a necessidade de ajustes personalizados e de validação separada para cada combinação entre host e módulo, algo difícil de aplicar em larga escala.
No lado da transmissão, os resultados de caracterização apresentados pela Synopsys demonstraram forte integridade de sinal em condições de teste padronizadas. A empresa afirmou que as métricas de amplitude de modulação de tensão, jitter e abertura do diagrama de olho atingiram os limites definidos na especificação CEI e os superaram em alguns casos ao longo de várias temperaturas.
No lado da recepção, os testes de tolerância a jitter confirmaram a capacidade do receptor de recuperar os dados na presença de jitter senoidal injetado e de efeitos realistas de canal. A Synopsys relaciona esses resultados à possibilidade de reduzir erros de bit e retransmissões e de manter a estabilidade da conexão sob carga, fatores importantes para redes de inteligência artificial e machine learning.
Extensão para velocidades mais altas e óptica co-packaged
A Synopsys afirma que os resultados dos testes confirmam a conformidade do PHY de 112 gigabits com a especificação e demonstram a possibilidade de comunicação entre o host e o módulo sem DSP, mantendo a integridade do sinal ao longo da conexão. Esse PHY faz parte de um ecossistema mais amplo que inclui módulos de controle MAC e PCS, tecnologia de segurança MACsec e módulos IP de verificação, além do portfólio de IP para HPC, que abrange PCIe 6.x e 7.0, CXL, UALink, interconexões entre chiplets, interfaces de memória e IP fundamental.
O material indica que o Optical Internetworking Forum, OIF, começou a trabalhar na CEI-224G-Linear, com velocidade de 224 gigabits por pista, enquanto os rascunhos CEI-224G-LR/MR estão sob revisão dos membros. Também estão sendo definidos os escopos de dois projetos para uma estrutura CEI-448G, com o objetivo de criar interfaces elétricas para conexões de 3,2 terabits e 6,4 terabits.
A fonte relaciona esse caminho ao surgimento da óptica co-packaged, ou CPO, na qual os motores ópticos são integrados junto aos chips de comutação para eliminar o trajeto de cobre. O material não menciona detalhes sobre a disponibilidade comercial do novo PHY nem sobre suas condições específicas de licenciamento; portanto, as informações disponíveis limitam-se à conformidade, aos resultados de caracterização e à evolução técnica do produto.