Synopsys, согласно материалу, опубликованному в формате спонсорского блога, сообщила о разработке того, что называет первым PHY со скоростью 112 Гбит/с, полностью совместимым со спецификацией OIF-CEI-112G-LINEAR-PAM4. Этот шаг направлен на снижение энергопотребления, задержки и тепловыделения в соединениях систем искусственного интеллекта и гипермасштабируемых центров обработки данных.
Этот шаг предпринимается на фоне расширения кластеров искусственного интеллекта и их зависимости от тысяч ускорителей, работающих одновременно. В таких средах соединения между компонентами системы становятся фактором, влияющим на производительность и энергопотребление, особенно по мере перехода приложений к скоростям 800 Гбит/с и 1,6 Тбит/с. В материале говорится, что межсоединения потребляют около 27% всей энергии центров обработки данных, а с 2010 года этот показатель вырос в 46 раз.
Перенос обработки сигнала на хост-SerDes
Традиционные оптические модули обычно используют ретаймеры и цифровые процессоры сигналов DSP внутри модуля для обработки сигнала. Эти компоненты добавляют к каждому соединению энергопотребление, задержку, тепловыделение и стоимость. Подход с линейной оптикой переносит обработку сигнала на хост-SerDes, сохраняя внутри оптического модуля основные компоненты, такие как линейные драйверы, модуляторы, фотодиоды и трансимпедансные усилители, или TIA.
Согласно материалу, такая конструкция может обеспечить снижение энергопотребления до 50% по сравнению с традиционными оптическими модулями на базе ретайминга. Она также может уменьшить задержку за счёт сокращения числа этапов обработки и снизить тепловыделение в плотных стойках с ускорителями искусственного интеллекта, а также упростить систему благодаря уменьшению количества компонентов и потенциальных точек отказа.
Однако удаление DSP из модуля не устраняет нагрузку по обработке; её часть переносится на хост-PHY. Поэтому этот компонент должен обеспечивать высокую целостность сигнала, эффективную эквализацию и надёжное восстановление данных в условиях реальных каналов, соблюдая при этом стандарты, необходимые для совместимости продуктов разных поставщиков.
Испытания совместимости на скорости 112 Гбит/с
Спецификация OIF-CEI-112G-LINEAR-PAM4 определяет электрические ограничения, точки испытаний и методы проверки соответствия для линейных соединений со скоростью 112 Гбит/с на линию при 53 Гбод с использованием PAM4. В материале отмечается, что унификация этих требований снижает необходимость в индивидуальной настройке и отдельной проверке каждой комбинации хоста и модуля, что трудно реализовать в широком масштабе.
В части передачи представленные Synopsys результаты характеризации продемонстрировали высокую целостность сигнала в стандартных условиях испытаний. Компания заявила, что показатели амплитуды напряжения модуляции, временного джиттера и открытия глазковой диаграммы соответствовали ограничениям спецификации CEI и в некоторых случаях превышали их при различных температурах.
В части приёма испытания на устойчивость к временному джиттеру подтвердили способность приёмника восстанавливать данные при наличии инжектированного синусоидального джиттера и реальных воздействий канала. Synopsys связывает эти результаты с возможностью снизить количество ошибок битов и повторных передач, а также сохранить стабильность соединения под нагрузкой — факторы, важные для сетей искусственного интеллекта и машинного обучения.
Переход к более высоким скоростям и интегрированной оптике
В Synopsys заявляют, что результаты испытаний подтверждают соответствие PHY со скоростью 112 Гбит/с спецификации и демонстрируют возможность соединения хоста и модуля без DSP при сохранении целостности сигнала в соединении. Этот PHY входит в более широкую экосистему, включающую контроллеры MAC и PCS, технологию защиты MACsec и IP-блоки для верификации, а также портфель HPC IP, охватывающий PCIe 6.x и 7.0, CXL, UALink, межчиплетные соединения, интерфейсы памяти и базовый IP.
В материале говорится, что Optical Internetworking Forum, OIF, начал работу над CEI-224G-Linear со скоростью 224 Гбит/с на линию, тогда как проекты CEI-224G-LR/MR проходят рассмотрение участниками. Также определяется область применения двух проектов для структуры CEI-448G, предназначенных для электрических интерфейсов соединений со скоростью 3,2 Тбит/с и 6,4 Тбит/с.
Источник связывает это направление с появлением оптики, интегрированной с корпусом, CPO, при которой оптические двигатели размещаются рядом с коммутирующими микросхемами для устранения медного участка. В материале не приводятся сведения о коммерческой доступности нового PHY или условиях его лицензирования, поэтому доступная информация ограничивается совместимостью, результатами характеризации и дальнейшим техническим развитием продукта.