Aktuelle Berichte, Erklärungen und verbundene Technologiethemen.
Semiconductor Engineering stellte eine Reihe wichtiger Entwicklungen in der Chipindustrie vor – von künstlichen Intelligenzagenten für das Chipdesign und Spectre-v2-Bedrohungen bis zur Expansion fortschrittlicher Packaging-Verfahren und der Photonik sowie zum Mangel an Ingenieuren. Das Gesamtbild zeigt, dass das Wachstum der KI-Infrastruktur gleichzeitig Druck auf Speicher, Energie, Netzwerke und Fertigungskapazitäten ausübt.
Der Übergang von KI-Chips zu gestapelten Strukturen und Chiplet-basierten Designs zwingt EDA-Tools dazu, das gesamte System – vom Chip über das Package bis zur Leiterplatte – zu analysieren und agentische KI zur Beschleunigung der Exploration zu integrieren. Interoperabilität, dynamische Planung, Energie- und Wärmeanalyse sowie die Wahrung der Ergebnisgenauigkeit bleiben jedoch zentrale Herausforderungen.
Eine Analyse kommt zu dem Schluss, dass künstliche Intelligenz den größten Nutzen in Werkzeugen für das Chipdesign erzielen wird, wenn sie den Workflow zwischen Werkzeugen und Teams koordiniert, statt nur ein einzelnes Werkzeug zu optimieren. Ihre Nutzung bleibt jedoch an die Kontinuität der Bedeutung, deterministische Verifikation und die Möglichkeit gebunden, jedes Ergebnis zu prüfen.
Die Halbleiterverpackungsindustrie untersucht Materialien mit negativer Wärmeausdehnung, die die Unterschiede zwischen der Ausdehnung von Chip, Substrat und umgebendem Mold-Compound verringern können – ein Problem, das sich mit zunehmenden Package- und Panelgrößen verschärft. Eine breite Einführung dieser Materialien hängt jedoch weiterhin davon ab, ob sie über einen großen Temperaturbereich funktionieren, sich homogen vermischen lassen und Verunreinigungen kontrolliert werden können.
Es reicht nicht aus, dass der digitale Zwilling das theoretische Design des Packages nachbildet; er muss mit dem synchron bleiben, was die Produktionslinien tatsächlich herstellen, und dabei Daten zu Chips, Materialien, Lieferanten und Tests verknüpfen. Der Artikel zeigt, dass fehlender Kontext, das Zusammenwirken physikalischer Einflüsse und der Bedarf an kontinuierlicher Kalibrierung die wichtigsten Hindernisse beim Aufbau eines digitalen Zwillings für fortschrittliche Chip-Packages sind.