Acompanhe as últimas notícias, explicações e histórias tecnológicas relacionadas.
A Semiconductor Engineering analisou alguns dos principais desenvolvimentos da indústria de chips, desde agentes de inteligência artificial para o design de chips e ameaças do Spectre-v2 até a expansão do empacotamento avançado e da fotônica, além da escassez de engenheiros. O panorama geral revela que o crescimento da infraestrutura de inteligência artificial pressiona simultaneamente a memória, a energia, a interconexão de redes e as capacidades de fabricação.
A transição dos chips de inteligência artificial para arquiteturas empilhadas e projetos baseados em chiplets obriga as ferramentas de EDA a analisar todo o sistema, do chip ao encapsulamento e à placa, integrando a inteligência artificial agêntica para acelerar a exploração. No entanto, a interoperabilidade, o planejamento dinâmico, a análise de energia e térmica e a manutenção da precisão dos resultados continuam sendo desafios fundamentais.
Um material analítico conclui que a inteligência artificial alcançará seu maior valor nas ferramentas de projeto de chips quando coordenar o fluxo de trabalho entre ferramentas e equipes, e não apenas quando melhorar uma ferramenta isolada. No entanto, sua adoção continua condicionada à continuidade do significado, à verificação determinística e à possibilidade de auditar cada resultado.
A indústria de encapsulamento de semicondutores explora materiais com expansão térmica negativa que podem reduzir as diferenças entre a expansão do die, do substrato e do molde circundante, um problema que se agrava com o aumento dos tamanhos dos pacotes e das placas. No entanto, a adoção ampla desses materiais ainda depende de sua capacidade de operar em uma ampla faixa térmica, de se misturar de forma homogênea e de permitir o controle de impurezas.
Não basta que o gêmeo digital simule o projeto teórico do pacote; ele deve permanecer sincronizado com o que as linhas de produção realmente fabricam, conectando dados de chips, materiais, fornecedores e testes. O artigo revela que a falta de contexto, a interação entre efeitos físicos e a necessidade de calibração contínua são os principais obstáculos à construção de um gêmeo digital para pacotes avançados de chips.