Intel Foundryは、単一の巨大なチップに依存するのではなく、先進パッケージング技術によってAI半導体の規模を拡大している。これらの技術には、チップレットを積層するFoveros、埋め込みシリコンブリッジでチップレットを接続するEMIB、電力をチップレットに直接供給する導通チャネルを追加するEMIB-Tが含まれる。
これらの手法により、専門化された小型チップレット、すなわちチップレットを1つのパッケージ内に集約し、高性能な一体型ユニットとして動作させることができる。AIワークロードの規模が拡大し、複数のコンポーネントを接続しながら大量のデータを効率的に転送する必要が高まる中、このアプローチの重要性が増している。
ニューメキシコの施設が従来のパッケージの限界を超える
ニューメキシコ州リオランチョにあるIntelの施設では、Fab 9で先進パッケージング技術が拡大している。同社によると、これらの工程では現在、同社が現在の業界標準と呼ぶ規模の8倍までパッケージを拡大でき、2028年までに12倍を超えることを目指している。
Intelはこの流れを、単一の大型チップの時代から、シリコンのモザイクのような複数チップで構成されるシステムへの移行だと説明している。Intelのニューメキシコ州にあるFab 9先進パッケージング施設の責任者、ケイティ・ブローティによると、この拠点は1980年に25人の従業員で始まったが、現在は2700人の従業員と500社のサプライヤーを擁し、米国での先進パッケージング技術の展開に貢献している。
Foveros技術の仕組み
Foverosは、専門化されたチップレットのユニットをシリコンインターポーザーに接続してから、1つのシステムに組み立てる。Intelによると、この工程はチップレット配置ツールから始まり、シリコンウエハー上にチップレットのユニットを配置する。その後、ウエハーは別の装置に移されてシステムに統合され、チップレットの下や周囲にある空間がエポキシ材料で満たされて固定される。
最終段階では、水冷されたブレードを使ってウエハーを個別のパッケージに切り分ける。この方式により、異なる設計のチップや、異なるプロセスノード技術で製造されたチップを、1つのウエハー内に統合できる。
Intelによると、Foverosは、電力を大量に消費する回路をより効率的な製造ノードに配置することで、ノートパソコンのバッテリー寿命の延長に役立つ。また、より薄いデバイスの設計や、エッジコンピューティング機器を含め、より小さなスペースに大きな処理能力を搭載することも可能にする。
EMIBブリッジとEMIB-Tの進化
EMIB技術は、小型で高速なシリコンブリッジを使用し、チップレットが必要とする場所だけ基板内に組み込む。パッケージ全体を接続する大型のシリコンインターポーザーを使用する代わりに、この技術は隣接するチップレット間に直接的な接続経路を形成する。Intelは、これによりコストの削減と効率の向上に役立つとしている。
Intelが2026年の最新の進化として紹介するEMIB-Tは、ブリッジを通じて電力をチップレットに直接供給するチャネルを追加し、チップレットの周囲に電力を通す必要をなくす。これにより、電力効率を高め、高帯域幅メモリ（HBM）技術に必要な信号の配線を改善することを目指している。
Intel Foundryによると、異なる供給元のチップレットを組み合わせ、それらを業界最大級の基板上に配置できる能力により、データセンターで使用される次世代AIエンジンを支える柔軟性が得られる。