Intel Foundry erweitert das Spektrum der Halbleiter für künstliche Intelligenz durch fortschrittliche Verpackungstechnologien, anstatt auf einen einzigen riesigen Chip zu setzen. Zu diesen Technologien gehören Foveros zum Stapeln von Chips, EMIB zur Verbindung mithilfe integrierter Siliziumbrücken und EMIB-T zur Ergänzung von Kanälen, die die Energie direkt zu den Chips leiten.
Diese Ansätze ermöglichen es, kleine und spezialisierte Chips, sogenannte Chiplets, in einem einzigen Gehäuse zu vereinen, das sich wie eine leistungsstarke Einheit verhält. Dieser Ansatz gewinnt angesichts der zunehmenden Größe der Arbeitslasten künstlicher Intelligenz an Bedeutung, da diese die Verbindung mehrerer Komponenten und die effiziente Übertragung großer Datenmengen erfordern.
Anlagen in New Mexico überschreiten die Grenzen herkömmlicher Gehäuse
In den Anlagen von Intel in Rio Rancho im US-Bundesstaat New Mexico werden fortschrittliche Verpackungstechnologien in der Fab 9 ausgebaut. Das Unternehmen erklärt, dass diese Prozesse derzeit eine Erweiterung der Gehäuse auf das Achtfache dessen ermöglichen, was es als derzeitigen Industriestandard bezeichnet, wobei bis 2028 mehr als das Zwölffache angestrebt wird.
Intel beschreibt diese Entwicklung als den Übergang vom Zeitalter des einzelnen großen Chips zu einem System aus mehreren Chips, das einem Mosaik aus Silizium ähnelt. Katie Protti, Leiterin der Fab 9 für fortschrittliche Verpackung in New Mexico, zufolge nahm der Standort im Jahr 1980 mit 25 Mitarbeitern den Betrieb auf, während er heute 2700 Mitarbeiter und 500 Zulieferer umfasst, die zur Einführung fortschrittlicher Verpackungstechnologien in den USA beitragen.
Wie funktioniert die Foveros-Technologie?
Foveros basiert auf der Verbindung spezialisierter Chiplet-Einheiten mit einem Silizium-Interposer, bevor sie zu einem einzigen System zusammengefügt werden. Intel erklärt, dass der Prozess mit einem Chip-Befestigungswerkzeug beginnt, das die Chiplet-Einheiten auf dem Siliziumwafer platziert. Anschließend wird der Wafer zu einer anderen Anlage gebracht, um das System zu integrieren. Danach werden die Bereiche unter und um die Chips mit Epoxidmaterial ausgefüllt, um sie zu befestigen.
In der letzten Phase werden die Wafer mithilfe wassergekühlter Klingen in einzelne Gehäuse zerteilt. Dieses Verfahren ermöglicht die Integration von Chips mit unterschiedlichen Designs oder Chips, die mithilfe verschiedener Prozesstechnologien gefertigt wurden, in einem einzigen Wafer.
Intel zufolge kann die Foveros-Technologie dazu beitragen, die Akkulaufzeit von Laptops zu verlängern, indem Schaltkreise mit hohem Energieverbrauch auf effizienteren Fertigungsprozessen platziert werden. Außerdem ermöglicht sie dünnere Geräte und die Unterbringung größerer Rechenkapazitäten auf kleinerem Raum, einschließlich Geräten für Edge Computing.
EMIB-Verbindungen und die Weiterentwicklung EMIB-T
Die EMIB-Technologie verwendet kleine Hochgeschwindigkeitsbrücken aus Silizium, die an den Stellen in das Substrat integriert werden, an denen die Chips sie benötigen. Statt einen großen Silizium-Interposer zu verwenden, der das gesamte Gehäuse verbindet, schafft die Technologie direkte Verbindungswege zwischen benachbarten Chips. Intel zufolge trägt dies dazu bei, die Kosten zu senken und die Effizienz zu verbessern.
EMIB-T, das Intel als neueste Weiterentwicklung im Jahr 2026 vorstellt, ergänzt die Brücke um Kanäle, die Energie direkt zu den Chips leiten, anstatt sie um diese herumzuführen. Damit sollen die Energieeffizienz verbessert und die für Speicher mit hoher Bandbreite (HBM) erforderlichen Signale geleitet werden.
Intel Foundry erklärt, dass die Möglichkeit, Chiplets aus unterschiedlichen Quellen zu kombinieren und auf den größten Industriesubstraten zu platzieren, Flexibilität für die Unterstützung der nächsten Generation von KI-Beschleunigern bietet, die in Rechenzentren eingesetzt werden.