Intel Foundry는 하나의 거대한 칩에 의존하는 대신 첨단 패키징 기술을 통해 인공지능 반도체의 규모를 확대하고 있습니다. 이러한 기술에는 칩을 적층하는 Foveros, 통합 실리콘 브리지를 사용해 칩을 연결하는 EMIB, 그리고 전력을 칩에 직접 전달하는 연결 채널을 추가하는 EMIB-T가 포함됩니다.
이러한 방식은 소형의 특화된 칩, 즉 칩렛(chiplets)을 하나의 패키지 안에 결합해 고성능 단일 시스템처럼 작동하도록 합니다. 인공지능 작업 부하의 규모가 증가하면서 여러 구성 요소를 연결하고 대량의 데이터를 효율적으로 전송해야 하므로 이러한 접근 방식의 중요성이 커지고 있습니다.
뉴멕시코 시설, 기존 패키지 한계 넘어서
뉴멕시코주 리오랜초에 위치한 인텔 시설에서는 Fab 9 시설을 중심으로 첨단 패키징 기술이 확대되고 있습니다. 회사는 이러한 공정을 통해 현재 패키지를 자사가 현재의 산업 표준이라고 설명하는 수준의 8배까지 확장할 수 있으며, 2028년까지 12배를 초과하는 것을 목표로 하고 있다고 밝혔습니다.
인텔은 이러한 흐름을 하나의 대형 칩 시대에서 여러 칩으로 구성된 시스템으로의 전환으로 설명하며, 이를 실리콘 모자이크에 비유합니다. 인텔 뉴멕시코 첨단 패키징 Fab 9의 책임자인 케이티 브로티에 따르면, 이 시설은 1980년에 직원 25명으로 시작했으며 현재는 2,700명의 직원과 500개의 공급업체를 보유하고 있습니다. 이들은 미국에서 첨단 패키징 기술을 출시하는 데 기여하고 있습니다.
Foveros 기술은 어떻게 작동하는가?
Foveros는 특화된 칩렛 모듈을 실리콘 인터포저에 연결한 뒤 하나의 시스템으로 조립하는 방식에 기반합니다. 인텔에 따르면 이 공정은 칩 배치 장비가 실리콘 웨이퍼 위에 칩렛 모듈을 배치하는 것에서 시작됩니다. 이후 웨이퍼는 다른 장비로 이동해 시스템이 통합되며, 칩 아래와 주변의 공간은 칩을 고정하기 위해 에폭시 소재로 채워집니다.
마지막 단계에서는 물로 냉각되는 블레이드를 사용해 웨이퍼를 개별 패키지로 절단합니다. 이 방식은 서로 다른 설계를 가진 칩이나 서로 다른 공정 노드로 제조된 칩을 하나의 웨이퍼 안에 통합할 수 있도록 합니다.
인텔에 따르면 Foveros는 전력을 많이 소비하는 회로를 더 효율적인 제조 노드에 배치함으로써 노트북 배터리 수명을 연장하는 데 도움을 줄 수 있습니다. 또한 더 얇은 기기를 설계하고, 엣지 컴퓨팅 기기를 포함해 더 작은 공간에 더 많은 기능을 배치할 수 있도록 합니다.
EMIB 연결과 EMIB-T의 발전
EMIB 기술은 칩에 필요한 위치에만 기판 내부에 통합되는 작고 고속인 실리콘 브리지를 사용합니다. 전체 패키지를 연결하는 대형 실리콘 인터포저를 사용하는 대신, 이 기술은 인접한 칩 사이에 직접 연결 경로를 형성하며, 인텔은 이것이 비용 절감과 효율성 향상에 도움이 된다고 설명합니다.
인텔이 2026년 최신 발전 기술로 소개하는 EMIB-T는 브리지를 관통하는 채널을 추가해 전력을 칩 주변으로 전달하는 대신 칩에 직접 공급합니다. 이는 전력 효율성을 높이고 고대역폭 메모리 HBM 기술에 필요한 신호를 전달하는 것을 목표로 합니다.
Intel Foundry는 서로 다른 출처의 칩렛을 결합하고 이를 가장 큰 산업용 기판 위에 배치할 수 있는 능력이 데이터센터에서 사용되는 차세대 인공지능 엔진을 지원할 수 있는 유연성을 제공한다고 밝혔습니다.