Intel Foundry erweitert das Spektrum der Halbleiter für künstliche Intelligenz durch fortschrittliche Verpackungstechnologien, anstatt sich auf einen einzigen riesigen Chip zu verlassen. Zu diesen Technologien gehören Foveros zum Stapeln von Chips, EMIB zur Verbindung über integrierte Siliziumbrücken und EMIB-T zur Ergänzung von Kanälen, die die Energie direkt zu den Chips leiten.
Diese Verfahren ermöglichen es, kleine und spezialisierte Chips, sogenannte Chiplets, in einem einzigen Gehäuse zu vereinen, das sich wie eine leistungsstarke Einheit verhält. Dieser Ansatz gewinnt mit der zunehmenden Größe der Arbeitslasten für künstliche Intelligenz an Bedeutung, da diese die Verbindung mehrerer Komponenten und die effiziente Übertragung großer Datenmengen erfordern.
Die Anlagen in New Mexico überschreiten die Grenzen herkömmlicher Gehäuse
In den Intel-Anlagen in Rio Rancho im US-Bundesstaat New Mexico werden die fortschrittlichen Verpackungstechnologien in der Fab 9 ausgebaut. Das Unternehmen erklärt, dass diese Prozesse derzeit eine Erweiterung der Gehäuse auf das Achtfache dessen ermöglichen, was es als aktuellen Industriestandard bezeichnet, wobei bis 2028 mehr als das Zwölffache angestrebt wird.
Intel beschreibt diese Entwicklung als den Übergang vom Zeitalter des einzelnen großen Chips zu einem aus mehreren Chips bestehenden System, das einer Siliziummosaik ähnelt. Katie Broti, Leiterin der Fab 9 für fortschrittliche Verpackung in New Mexico, zufolge wurde der Standort 1980 mit 25 Beschäftigten gegründet, während er heute 2700 Beschäftigte und 500 Zulieferer umfasst, die zur Einführung fortschrittlicher Verpackungstechnologien in den USA beitragen.
Wie funktioniert die Foveros-Technologie?
Foveros verbindet spezialisierte Chiplet-Einheiten über einen Silizium-Interposer, bevor sie zu einem einzigen System zusammengefügt werden. Intel erklärt, dass der Prozess mit einem Werkzeug zur Chipplatzierung beginnt, das die Chiplet-Einheiten auf dem Siliziumwafer positioniert. Anschließend wird der Wafer zu weiteren Anlagen gebracht, um das System zusammenzufügen. Danach werden die Bereiche unter und um die Chips mit Epoxidmaterial gefüllt, um sie zu befestigen.
In der letzten Phase werden die Wafer mit wassergekühlten Klingen in einzelne Gehäuse zerteilt. Dieses Verfahren ermöglicht die Integration von Chips mit unterschiedlichen Designs oder Chips, die mit Technologien verschiedener Fertigungsknoten hergestellt wurden, in einem einzigen Wafer.
Intel zufolge kann die Foveros-Technologie dazu beitragen, die Akkulaufzeit von Laptops zu verlängern, indem Schaltkreise mit hohem Energieverbrauch auf effizienteren Fertigungsknoten platziert werden. Außerdem ermöglicht sie die Entwicklung dünnerer Geräte und die Unterbringung größerer Leistungsfähigkeiten auf kleinerem Raum, einschließlich Geräten für Edge Computing.
EMIB-Verbindungen und die Weiterentwicklung zu EMIB-T
Die EMIB-Technologie nutzt kleine, hochgeschwindigkeitsfähige Siliziumbrücken, die nur an den Stellen in das Substrat integriert werden, an denen die Chips sie benötigen. Anstatt einen großen Silizium-Interposer zu verwenden, der das gesamte Gehäuse verbindet, erzeugt die Technologie direkte Verbindungswege zwischen benachbarten Chips. Intel zufolge trägt dies dazu bei, die Kosten zu senken und die Effizienz zu verbessern.
EMIB-T, das Intel als jüngste Weiterentwicklung im Jahr 2026 vorstellt, ergänzt die Brücke um Kanäle, die die Energie direkt zu den Chips leiten, anstatt sie um diese herumzuführen. Ziel ist es, die Energieeffizienz zu verbessern und die für Speicher mit hoher Bandbreite (HBM) erforderlichen Signale zu leiten.
Intel Foundry erklärt, dass die Möglichkeit, Chiplets aus unterschiedlichen Quellen zu kombinieren und auf den größten Industriesubstraten zu platzieren, die nötige Flexibilität bietet, um die nächste Generation von Motoren für künstliche Intelligenz in Rechenzentren zu unterstützen.