A fotônica nos sistemas de chiplets já não é apenas um meio de substituir interconexões de cobre e aumentar a largura de banda. Quanto mais próximo o chip fotônico estiver do processador, melhor será a distância do sinal e o consumo de energia, mas, em contrapartida, maior será a sensibilidade do sistema ao calor, ao estresse mecânico, à interferência eletromagnética e aos problemas de verificação. O resultado é que a integração da luz no interior do pacote tornou-se uma questão de design conjunto que abrange o die, o pacote, as interconexões e a rede de comunicação dentro do sistema.
As empresas de semicondutores estão atualmente avançando rumo à colocação de circuitos fotônicos integrados (PIC) no mesmo pacote que processadores de alto desempenho, switches de rede e chips de memória, dentro das tendências da óptica coempacotada (CPO). Arquiteturas de chips fotônicos também começaram a surgir em designs iniciais para data centers de inteligência artificial. A fonte indica que a existência de protótipos, patentes especializadas e designs comerciais iniciais reflete a transição da tecnologia do âmbito da pesquisa para uma etapa mais próxima da prontidão prática.
De interconexões removíveis à integração no pacote
A TSMC apresentou a arquitetura Compact Universal Photonic Engine, conhecida pela sigla COUPE, como uma estrutura aberta para a produção de chips fotônicos em larga escala. Em vez de colocar o chip de controle eletrônico (EIC) e o chip fotônico (PIC) lado a lado sobre um substrato, a arquitetura utiliza um empilhamento vertical no qual o chip de controle fica sobre o chip fotônico, com o uso de ligação híbrida cobre-cobre em vez das tradicionais esferas de solda.
Segundo a TSMC, essa disposição reduz a distância de transmissão do sinal, diminui a resistência parasita elétrica para um nível próximo de zero e pode reduzir o consumo de energia da transmissão de dados em até 85%, além de melhorar o aproveitamento de espaço em servidores de clusters de inteligência artificial de alta densidade. No entanto, esses ganhos elétricos colocam os circuitos de controle quentes muito próximos de componentes ópticos sensíveis ao calor, fazendo com que a vantagem da proximidade se transforme em uma nova fonte de complexidade.
Nos designs 2.5D, os chips de processamento, memória, interface eletrônica e fotônica são colocados lado a lado sobre um interpositor de silício, um substrato orgânico ou uma camada avançada de redistribuição. Essa abordagem é mais madura e oferece menor risco, além de permitir a reutilização do chip fotônico com diferentes dies de processamento. No entanto, o comprimento da interconexão entre o EIC e o PIC acrescenta capacitância e indutância parasitas que limitam a velocidade de operação dos moduladores.
Já o empilhamento tridimensional, usando ligação híbrida ou microinterconexões, reduz a interconexão elétrica entre os circuitos de acionamento, os moduladores e os fotodetectores de milímetros para micrômetros. Isso permite taxas de baud mais altas, menor tensão de acionamento e menor energia por bit, mas torna o design térmico e mecânico mais difícil. O roteiro da óptica coempacotada de entidades como Intel, TSMC, Ayar Labs e Broadcom avança nessa direção.
O calor não é apenas um problema de desempenho
O índice de refração do silício varia com a temperatura, o que pode alterar a fase óptica e o comprimento de onda central dos dispositivos ressonantes. Segundo o material, pequenos anéis de silício podem deslocar-se cerca de 70 a 80 picômetros por grau Celsius. Por isso, um circuito fotônico pode permanecer eletricamente conectado e funcionar logicamente, enquanto perde desempenho óptico porque a ressonância já não está compatível com os comprimentos de onda dos lasers.
O problema se agrava no empilhamento vertical, no qual os circuitos SerDes e de acionamento podem dissipar vários watts a micrômetros de ressonadores que precisam permanecer dentro de uma faixa térmica estreita. A eficiência, a potência, o comprimento de onda e a vida útil do laser também dependem da temperatura. Diferenças de expansão térmica entre o silício, os substratos orgânicos, o vidro, o cobre, os adesivos, os semicondutores III–V e as fibras de comunicação acrescentam tensões que podem afetar o die ou o alinhamento.
Por esse motivo, não basta resfriar apenas o processador. O design térmico deve incluir o empilhamento dos dies, o interpositor, o substrato, a tampa, os materiais de interface térmica, a placa fria, os conectores ópticos, o roteamento das fibras e o ambiente de fluxo de ar ou de resfriamento líquido. Os chips fotônicos podem utilizar aquecedores, sensores e mecanismos de ajuste ativos para compensar a deriva, mas esses mecanismos acrescentam circuitos de controle e estados de operação que precisam ser verificados.
A lacuna de verificação na interface óptica
As interfaces elétricas, como a UCIe, possuem contratos e protocolos que podem ser analisados por meios de verificação formal, incluindo a prova da ausência de estados de deadlock e de violações de protocolo. No entanto, o sistema óptico por trás dessa interface não possui o mesmo nível de especificação e rigor, segundo Ashish Darbari, CEO da Axiomise. Surge aqui uma lacuna importante: a interface elétrica pode estar formalmente verificada, enquanto os comportamentos da parte fotônica, os limites térmicos, o mecanismo de ajuste e as probabilidades de falha permanecem menos definidos.
Isso se torna mais sensível porque um erro no algoritmo de ajuste térmico pode parecer, em campo, uma falha física dos componentes. Por isso, a fonte propõe tratar o sistema como um contrato do tipo «assunção e garantia»: o pacote garante uma faixa térmica específica, e o circuito de ajuste garante alcançar um estado estável dentro dessa faixa. Já a lógica de controle digital, as interfaces UCIe e as máquinas de estados podem ser submetidas às ferramentas de verificação formal atualmente disponíveis.
O que muda na prática para os designers de sistemas?
A lição mais importante é que a posição da fotônica não deve ser definida depois da escolha do componente. Darbari propõe começar pelo padrão de movimentação dos dados e, em seguida, determinar se o gargalo está nos limites do pacote, no nível do rack ou entre racks. Guillaume Boillet, da Arteris, considera que o chip fotônico pode aparecer para a rede interna como um endpoint de alta largura de banda, mas a rede precisa ser capaz de alimentá-lo na taxa necessária.
A leitura apresentada recomenda definir primeiro os orçamentos de largura de banda, tempo e energia, classificar o tráfego de dados em fluxos sensíveis à ordem e à coerência e outros fluxos grandes e contínuos, e então determinar quais interconexões realmente precisam sair do pacote. Só depois a escolha de CPO, NPO ou do tipo de chip fotônico se torna uma decisão lógica. A verificação térmica e as interfaces eletro-ópticas também devem ser incluídas nos trabalhos de arquitetura, e não adiadas para a etapa final de aprovação.
Essa visão não significa que a fotônica substituirá o cobre em todos os lugares. A ideia atribuída a Jensen Huang resume a tendência na frase: usar a óptica onde ela for necessária e o cobre sempre que possível. Segundo o material, o cobre continua adequado para distâncias curtas dentro do rack ou do pacote, enquanto a óptica apresenta vantagem nas interconexões entre pacotes e racks e nas distâncias em que as interconexões elétricas se tornam caras em termos de energia e largura de banda. A mudança real é que essa decisão já não é uma decisão de redes posterior ao design do silício; tornou-se uma restrição arquitetural na qual o processamento, o pacote e a interconexão devem participar desde o início.