Photonik in Chiplet-Systemen ist längst nicht mehr nur ein Mittel, um Kupferverbindungen zu ersetzen und die Bandbreite zu erhöhen. Je näher das photonische Chiplet am Prozessor liegt, desto kürzer ist die Signaldistanz und desto geringer der Energieverbrauch. Gleichzeitig steigt jedoch die Empfindlichkeit des Systems gegenüber Wärme, mechanischer Belastung, elektromagnetischen Störungen und Verifikationsproblemen. Dadurch wird die Integration von Licht in das Package zu einer gemeinsamen Designaufgabe, die Chip, Package, Verbindungen und das Kommunikationsnetzwerk innerhalb des Systems umfasst.
Halbleiterunternehmen bewegen sich derzeit darauf zu, integrierte photonische Schaltungen (PICs) gemeinsam mit Hochleistungsprozessoren, Netzwerk-Switches und Speicherchips in demselben Package zu platzieren – im Rahmen der Entwicklung hin zu Co-Packaged Optics (CPO). Auch photonische Chiplet-Architekturen tauchen inzwischen in ersten Designs für Rechenzentren mit künstlicher Intelligenz auf. Der Quelle zufolge zeigt das Vorhandensein von Prototypen, spezialisierten Patenten und ersten kommerziellen Designs, dass die Technologie aus dem Forschungsbereich in eine Phase gelangt, die der praktischen Einsatzreife näherkommt.
Von entfernbaren Verbindungen zur Integration im Package
TSMC stellte die Architektur Compact Universal Photonic Engine vor, kurz COUPE genannt, als offenen Rahmen für die groß angelegte Herstellung photonischer Chips. Anstatt den elektronischen Steuerchip (EIC) und den photonischen Chip (PIC) nebeneinander auf einem Substrat zu platzieren, setzt die Architektur auf eine vertikale Stapelung, bei der der Steuerchip über dem photonischen Chip liegt. Dabei wird Hybrid-Bonding von Kupfer zu Kupfer anstelle herkömmlicher Lötbumps eingesetzt.
TSMC zufolge verkürzt diese Anordnung die Signallaufstrecke, senkt den parasitären elektrischen Widerstand auf ein nahezu null entsprechendes Niveau und kann den Energieverbrauch der Datenübertragung um bis zu 85 % reduzieren. Zusätzlich verbessert sie die Raumausnutzung in hochdichten Servern für KI-Cluster. Diese elektrischen Vorteile bringen jedoch die wärme erzeugenden Steuerschaltungen sehr nahe an temperaturempfindliche optische Komponenten. Dadurch wird die Nähe von einem Vorteil zu einer neuen Quelle von Komplexität.
Bei 2,5D-Designs werden Verarbeitungs- und Speicherchips, die elektronische Schnittstelle und die Photonik nebeneinander auf einem Silizium-Interposer, einem organischen Substrat oder einer fortschrittlichen Redistribution Layer platziert. Dieser Ansatz ist ausgereifter und risikoärmer und ermöglicht außerdem die Wiederverwendung des photonischen Chips mit unterschiedlichen Verarbeitungs-Dies. Die Länge der Verbindung zwischen EIC und PIC fügt jedoch parasitäre Kapazität und Induktivität hinzu, die die Betriebsgeschwindigkeit der Modulatoren begrenzen.
Die dreidimensionale Stapelung mithilfe von Hybrid-Bonding oder Mikrokontakten verkürzt dagegen die elektrische Verbindung zwischen Treiberschaltungen, Modulatoren und optischen Detektoren von Millimetern auf Mikrometer. Dies ermöglicht höhere Baudraten, eine niedrigere Treiberspannung und weniger Energie pro Bit, macht das thermische und mechanische Design jedoch schwieriger. Die Roadmaps für Co-Packaged Optics von Unternehmen wie Intel, TSMC, Ayar Labs und Broadcom bewegen sich in diese Richtung.
Wärme ist nicht nur ein Leistungsproblem
Der Brechungsindex von Silizium verändert sich mit der Temperatur, wodurch sich die optische Phase und die zentrale Wellenlänge resonanter Bauteile ändern können. Dem Material zufolge können sich kleine Siliziumringe um etwa 70 bis 80 Pikometer pro Grad Celsius verschieben. Daher kann eine photonische Schaltung elektrisch verbunden bleiben und logisch funktionieren, während ihre optische Leistung nachlässt, weil die Resonanz nicht mehr mit den Laserwellenlängen übereinstimmt.
Das Problem verschärft sich bei der vertikalen Stapelung, bei der SerDes- und Treiberschaltungen mehrere Watt in wenigen Mikrometern Entfernung von Resonatoren abgeben können, die innerhalb eines engen Temperaturbereichs bleiben müssen. Auch die Effizienz, Leistung, Wellenlänge und Lebensdauer des Lasers hängen von der Temperatur ab. Unterschiede bei der thermischen Ausdehnung zwischen Silizium, organischen Substraten, Glas, Kupfer, Klebstoffen, III–V-Halbleitern und Verbindungsfasern erzeugen zusätzliche Spannungen, die den Chip oder die Ausrichtung beeinflussen können.
Deshalb reicht es nicht aus, nur den Prozessor zu kühlen. Das thermische Design muss die Chipstapelung, den Interposer, das Substrat, den Deckel, die thermischen Schnittstellenmaterialien, die Kaltplatte, die optischen Steckverbinder, die Faserausrichtung sowie die Umgebung mit Luftstrom oder Flüssigkeitskühlung umfassen. Photonische Chips können Heizelemente, Sensoren und aktive Abstimmmechanismen einsetzen, um Drift auszugleichen. Diese Mechanismen fügen jedoch Steuerschaltungen und Betriebszustände hinzu, die verifiziert werden müssen.
Die Verifikationslücke an der optischen Schnittstelle
Elektrische Schnittstellen wie UCIe verfügen über Verträge und Protokolle, die mit formalen Verifikationsmethoden analysiert werden können, einschließlich des Nachweises, dass keine Deadlocks oder Protokollverletzungen auftreten. Das optische System hinter dieser Schnittstelle erreicht laut Ashish Darbari, dem CEO von Axiomise, jedoch nicht dasselbe Maß an Spezifikation und Disziplin. Hier zeigt sich eine wichtige Lücke: Die elektrische Schnittstelle kann formal verifiziert sein, während das Verhalten des photonischen Teils, die thermischen Grenzen, der Abstimmmechanismus und die Fehlerwahrscheinlichkeiten weniger genau festgelegt bleiben.
Dies wird noch kritischer, weil ein Fehler im Algorithmus zur thermischen Abstimmung im Feld wie ein physischer Bauteilfehler erscheinen kann. Daher schlägt die Quelle vor, das System als Vertrag nach dem Prinzip „Annahme und Garantie“ zu behandeln: Das Package garantiert einen bestimmten Temperaturbereich, und die Abstimmregelung garantiert das Erreichen eines stabilen Zustands innerhalb dieses Bereichs. Die digitale Steuerlogik, die UCIe-Schnittstellen und die Zustandsautomaten können dagegen den derzeit verfügbaren formalen Verifikationswerkzeugen unterzogen werden.
Was ändert sich praktisch für Systemdesigner?
Die wichtigste Erkenntnis lautet, dass die Position der Photonik nicht erst nach der Auswahl der Komponente festgelegt werden sollte. Darbari schlägt vor, mit dem Datenverkehrsmuster zu beginnen und anschließend zu bestimmen, ob der Engpass an den Grenzen des Packages, auf Rack-Ebene oder zwischen Racks liegt. Guillaume Boillet von Arteris ist der Ansicht, dass der photonische Chip im internen Netzwerk als Endpunkt mit hoher Bandbreite erscheinen kann. Das Netzwerk muss jedoch in der Lage sein, ihn mit der erforderlichen Rate zu versorgen.
Die vorliegende Analyse empfiehlt, zunächst Budgets für Bandbreite, Latenz und Energie festzulegen, den Datenverkehr in reihenfolge- und konsistenzkritische Ströme sowie in große Streaming-Ströme zu klassifizieren und anschließend die Verbindungen zu bestimmen, die das Package tatsächlich verlassen müssen. Erst danach wird die Wahl von CPO, NPO oder des Typs des photonischen Chips zu einer logischen Entscheidung. Auch die thermische Verifikation und die elektrisch-optischen Schnittstellen sollten in die Architekturarbeit einbezogen und nicht bis zur abschließenden Freigabe aufgeschoben werden.
Dieses Bild bedeutet nicht, dass die Photonik überall Kupfer ersetzen wird. Die Jensen Huang zugeschriebene Aussage fasst die Richtung so zusammen: Optik dort einsetzen, wo sie notwendig ist, und Kupfer, wo immer es möglich ist. Dem Material zufolge bleibt Kupfer für kurze Entfernungen innerhalb eines Racks oder Packages geeignet, während die Photonik bei Verbindungen zwischen Packages und Racks sowie bei Distanzen im Vorteil ist, bei denen elektrische Verbindungen hinsichtlich Energie und Bandbreite kostspielig werden. Die eigentliche Veränderung besteht darin, dass diese Entscheidung keine nachgelagerte Netzwerkentscheidung im Anschluss an das Siliziumdesign mehr ist, sondern zu einer architektonischen Randbedingung geworden ist, an der Verarbeitung, Package und Verbindung von Anfang an gemeinsam beteiligt sein müssen.