La photonique dans les systèmes de chiplets n’est plus un simple moyen de remplacer les interconnexions en cuivre et d’augmenter la bande passante. Plus la puce photonique est proche du processeur, plus la distance du signal et la consommation d’énergie diminuent, mais plus le système devient sensible à la chaleur, aux contraintes mécaniques, aux interférences électromagnétiques et aux problèmes de vérification. Par conséquent, l’intégration de la lumière dans le boîtier est devenue un problème de conception conjointe englobant la puce, le boîtier, les interconnexions et le réseau de communication du système.
Les entreprises de semi-conducteurs s’orientent actuellement vers le placement de circuits photoniques intégrés (PIC) dans le même boîtier que les processeurs hautes performances, les commutateurs réseau et les puces mémoire, dans le cadre des tendances de l’optique co-packagée (CPO). Les architectures de chiplets photoniques commencent également à apparaître dans des conceptions préliminaires destinées aux centres de données d’intelligence artificielle. La source indique que l’existence de prototypes, de brevets spécialisés et de premières conceptions commerciales reflète le passage de la technologie du domaine de la recherche à une phase plus proche de la maturité pratique.
Des interconnexions amovibles à l’intégration dans le boîtier
TSMC a présenté l’architecture Compact Universal Photonic Engine, connue sous l’abréviation COUPE, comme un cadre ouvert destiné à la production de puces photoniques à grande échelle. Au lieu de placer côte à côte la puce de commande électronique (EIC) et la puce photonique (PIC) sur un substrat, l’architecture repose sur un empilement vertical dans lequel la puce de commande se trouve au-dessus de la puce photonique, avec une liaison hybride cuivre-cuivre au lieu des billes de soudure traditionnelles.
Selon TSMC, cette configuration réduit la distance de propagation du signal, abaisse la résistance parasite électrique à un niveau proche de zéro et peut réduire la consommation d’énergie liée au transfert de données jusqu’à 85 %, tout en améliorant l’utilisation de l’espace dans les serveurs denses de grappes d’intelligence artificielle. Toutefois, ces gains électriques placent les circuits de commande chauds très près de composants optiques sensibles à la chaleur, transformant l’avantage de la proximité en une nouvelle source de complexité.
Dans les conceptions 2.5D, les puces de traitement, la mémoire, l’interface électronique et la photonique sont placées côte à côte sur un interposeur en silicium, un substrat organique ou une couche de redistribution avancée. Cette approche est considérée comme plus mature et moins risquée, et permet également de réutiliser la puce photonique avec différents composants de traitement. Cependant, la longueur de l’interconnexion entre l’EIC et le PIC ajoute une capacité et une inductance parasites qui limitent la vitesse de fonctionnement des modulateurs.
À l’inverse, l’empilement tridimensionnel, au moyen d’une liaison hybride ou de micro-interconnexions, réduit l’interconnexion électrique entre les circuits de commande, les modulateurs et les photodétecteurs de millimètres à micromètres. Cela permet des débits en baud plus élevés, une tension de commande plus faible et une énergie par bit réduite, mais rend la conception thermique et mécanique plus difficile. Les feuilles de route de l’optique co-packagée d’acteurs tels qu’Intel, TSMC, Ayar Labs et Broadcom évoluent dans cette direction.
La chaleur n’est pas seulement un problème de performances
L’indice de réfraction du silicium varie avec la température, ce qui peut modifier la phase optique et la longueur d’onde centrale des dispositifs résonants. Selon le matériau, de petits anneaux en silicium peuvent se décaler d’environ 70 à 80 picomètres par degré Celsius. Ainsi, un circuit photonique peut rester connecté électriquement et fonctionner logiquement, tout en perdant ses performances optiques parce que la résonance n’est plus compatible avec les longueurs d’onde des lasers.
Le problème s’aggrave dans l’empilement vertical, où les circuits SerDes et de commande peuvent dissiper plusieurs watts à quelques micromètres de résonateurs devant rester dans une plage thermique étroite. L’efficacité, la puissance, la longueur d’onde et la durée de vie du laser dépendent également de la température. Les différences de dilatation thermique entre le silicium, les substrats organiques, le verre, le cuivre, les adhésifs, les semi-conducteurs III–V et les fibres de connexion ajoutent des contraintes susceptibles d’affecter la puce ou l’alignement.
C’est pourquoi le refroidissement du seul processeur ne suffit pas. La conception thermique doit inclure l’empilement des puces, l’interposeur, le substrat, le couvercle, les matériaux d’interface thermique, la plaque froide, les connecteurs optiques, le routage des fibres et l’environnement de circulation d’air ou de refroidissement liquide. Les puces photoniques peuvent utiliser des chauffages, des capteurs et des mécanismes de réglage actifs pour compenser la dérive, mais ces mécanismes ajoutent des circuits de commande et des modes de fonctionnement qui doivent être vérifiés.
Le déficit de vérification à l’interface optique
Les interfaces électriques telles que l’UCIe disposent de contrats et de protocoles qui peuvent être analysés au moyen de méthodes de vérification formelle, notamment pour prouver l’absence d’interblocages et de violations du protocole. Cependant, selon Ashish Darbari, président-directeur général d’Axiomise, le système optique situé derrière cette interface ne bénéficie pas du même niveau de spécification et de rigueur. Un déficit important apparaît alors : l’interface électrique peut être formellement vérifiée, tandis que les comportements de la partie photonique, les limites thermiques, le mécanisme de réglage et les probabilités d’erreur restent moins précisément définis.
Cette question devient plus sensible encore, car une erreur dans un algorithme de réglage thermique peut apparaître sur le terrain comme une défaillance physique des composants. La source propose donc de traiter le système comme un ensemble de contrats de type « hypothèse-garantie » : le boîtier garantit une plage thermique donnée, et la boucle de réglage garantit l’atteinte d’un état stable dans cette plage. La logique de commande numérique, les interfaces UCIe et les machines à états peuvent, quant à elles, être soumises aux outils de vérification formelle actuellement disponibles.
Qu’est-ce qui change concrètement pour les concepteurs de systèmes ?
La leçon la plus importante est que l’emplacement de la photonique ne doit pas être déterminé après le choix du composant. Darbari propose de commencer par le schéma de circulation des données, puis de déterminer si le goulot d’étranglement se situe aux limites du boîtier, au niveau du rack ou entre les racks. Guillaume Boillet, d’Arteris, estime que la puce photonique peut apparaître au réseau interne comme un terminal à large bande passante, mais que le réseau doit être capable de l’alimenter au débit requis.
La démarche présentée recommande de définir d’abord les budgets de bande passante, de latence et d’énergie, de classer le trafic en flux sensibles à l’ordre et à la cohérence, d’une part, et en flux importants et continus, d’autre part, puis de déterminer quelles interconnexions doivent réellement sortir du boîtier. Ce n’est qu’ensuite que le choix du CPO, du NPO ou du type de puce photonique devient logique. La vérification thermique et les interfaces électro-optiques doivent également être intégrées aux travaux d’architecture, et non reportées à la phase de certification finale.
Cette situation ne signifie pas que la photonique remplacera le cuivre partout. La position attribuée à Jensen Huang résume la tendance par la formule suivante : utiliser l’optique là où elle est nécessaire, et le cuivre partout où cela est possible. Selon l’article, le cuivre reste adapté aux courtes distances à l’intérieur du rack ou du boîtier, tandis que l’optique devient avantageuse pour les interconnexions entre boîtiers et entre racks, ainsi que sur les distances où les interconnexions électriques deviennent coûteuses en énergie et en bande passante. Le véritable changement est que cette décision n’est plus une décision réseau ultérieure à la conception du silicium ; elle est devenue une contrainte architecturale à laquelle le traitement, le boîtier et l’interconnexion doivent participer dès le départ.