Фотоника в системах chiplets больше не является лишь средством замены медных соединений и увеличения пропускной способности. Чем ближе фотонный чип расположен к процессору, тем меньше расстояние передачи сигнала и энергопотребление, однако одновременно повышается чувствительность системы к теплу, механическим напряжениям, электромагнитным помехам и проблемам верификации. В результате интеграция света внутри корпуса стала задачей совместного проектирования, охватывающей кристалл, корпус, соединения и сеть связи внутри системы.
В настоящее время полупроводниковые компании движутся к размещению интегрированных фотонных схем (PIC) в одном корпусе с высокопроизводительными процессорами, сетевыми коммутаторами и чипами памяти в рамках тенденции к оптике, сопутствующей корпусу (CPO). Кроме того, фотонные архитектуры чипов начали появляться в первых проектах для центров обработки данных искусственного интеллекта. Источник указывает, что наличие прототипов, специализированных патентов и первых коммерческих проектов отражает переход технологии от исследовательской области к этапу, более близкому к практической готовности.
От съёмных соединений к интеграции внутри корпуса
TSMC представила архитектуру Compact Universal Photonic Engine, известную под сокращением COUPE, как открытую платформу для широкомасштабного производства фотонных чипов. Вместо размещения управляющего чипа (EIC) и фотонного чипа (PIC) рядом на подложке архитектура использует вертикальную укладку, при которой управляющий чип располагается над фотонным чипом, а вместо традиционных паяных шариков применяется гибридное медно-медное соединение.
Согласно TSMC, такая конфигурация сокращает расстояние передачи сигнала, снижает паразитное электрическое сопротивление почти до нуля и может уменьшить энергопотребление передачи данных до 85%, а также повысить эффективность использования пространства в высокоплотных серверах кластеров искусственного интеллекта. Однако эти электрические преимущества размещают горячие управляющие схемы очень близко к чувствительным к температуре оптическим компонентам, поэтому преимущество близости превращается в источник новой сложности.
В конструкциях 2.5D процессорные чипы, память, электронный интерфейс и фотоника размещаются рядом на кремниевом интерпозере, органической подложке или современном перераспределительном слое. Такой подход считается более зрелым и менее рискованным, а также позволяет повторно использовать фотонный чип с различными вычислительными кристаллами. Однако длина соединения между EIC и PIC добавляет паразитные ёмкость и индуктивность, ограничивающие рабочую скорость модуляторов.
В трёхмерной укладке с использованием гибридного соединения или микросоединений электрическое соединение между схемами управления, модуляторами и фотодетекторами сокращается с миллиметров до микронов. Это обеспечивает более высокие скорости baud, более низкое напряжение управления и меньшую энергию на бит, но делает тепловое и механическое проектирование более сложным. Дорожные карты оптики, сопутствующей корпусу, у таких компаний, как Intel, TSMC, Ayar Labs и Broadcom, движутся в этом направлении.
Тепло — это не только проблема производительности
Показатель преломления кремния изменяется с температурой, что может менять оптическую фазу и центральную длину волны резонансных устройств. Согласно материалу, малые кремниевые кольца могут смещаться примерно на 70–80 пикометров на каждый градус Цельсия. Поэтому фотонная схема может оставаться электрически подключённой и логически функционировать, но терять оптическую производительность, поскольку резонанс больше не совпадает с длинами волн лазеров.
Проблема усиливается при вертикальной укладке: схемы SerDes и управления могут рассеивать несколько ватт на расстоянии в несколько микронов от резонаторов, которые должны оставаться в узком температурном диапазоне. Эффективность, мощность, длина волны и срок службы лазера также зависят от температуры. Различия в тепловом расширении между кремнием, органическими подложками, стеклом, медью, клеевыми материалами, полупроводниками III–V и соединительными волокнами создают напряжения, способные повлиять на кристалл или выравнивание.
Поэтому одного охлаждения процессора недостаточно. Тепловая конструкция должна учитывать укладку кристаллов, интерпозер, подложку, крышку, материалы теплового интерфейса, холодную пластину, оптические разъёмы, прокладку волокон и среду воздушного потока или жидкостного охлаждения. В фотонных чипах могут использоваться нагреватели, датчики и активные механизмы настройки для компенсации дрейфа, однако эти механизмы добавляют схемы управления и рабочие состояния, которые необходимо верифицировать.
Пробел верификации на оптической границе
Электрические интерфейсы, такие как UCIe, имеют контракты и протоколы, которые можно анализировать средствами формальной верификации, включая доказательство отсутствия тупиковых состояний и нарушений протокола. Однако оптическая система за этим интерфейсом не обладает таким же уровнем спецификаций и строгости, согласно Ashish Darbari, генеральному директору компании Axiomise. Здесь возникает важный пробел: электрический интерфейс может быть формально верифицирован, тогда как поведение фотонной части, температурные ограничения, механизм настройки и вероятность ошибок остаются менее определёнными.
Это становится ещё более чувствительным, поскольку ошибка в алгоритме температурной настройки может проявляться в эксплуатации как физический отказ компонентов. Поэтому источник предлагает рассматривать систему как контракт типа «предположение и гарантия»: корпус гарантирует определённый температурный диапазон, а контур настройки гарантирует достижение стабильного состояния в пределах этого диапазона. Цифровая логика управления, интерфейсы UCIe и автоматы состояний могут быть подвергнуты формальной верификации с помощью доступных сегодня инструментов.
Что практически меняется для разработчиков систем?
Главный вывод состоит в том, что расположение фотоники не следует определять после выбора компонента. Darbari предлагает начинать с характера движения данных, а затем определять, находится ли узкое место на границе корпуса, на уровне стойки или между стойками. Guillaume Boillet из Arteris считает, что фотонный чип может представляться внутренней сети как высокоскоростной узел, но сеть должна быть способна снабжать его данными с требуемой скоростью.
Предлагаемый подход рекомендует сначала определить бюджеты пропускной способности, задержки и энергопотребления, классифицировать движение данных на чувствительные к порядку и согласованности потоки и другие крупные потоковые передачи, а затем определить, каким соединениям действительно необходимо покидать корпус. Только после этого выбор CPO, NPO или типа фотонного чипа становится логичным решением. Тепловую верификацию и электрические и оптические интерфейсы также следует включать в архитектурные работы, а не откладывать до этапа окончательной сертификации.
Это не означает, что фотоника повсеместно заменит медь. Формулировка, приписываемая Jensen Huang, суммирует направление так: использовать оптику там, где она необходима, а медь — где это возможно. Согласно материалу, медь по-прежнему подходит для коротких расстояний внутри стойки или корпуса, тогда как преимущества оптики проявляются в соединениях между корпусами и стойками, а также на расстояниях, где электрические соединения становятся дорогими с точки зрения энергопотребления и пропускной способности. Реальное изменение состоит в том, что это решение больше не является решением сетевого уровня, принимаемым после проектирования кремния; оно стало архитектурным ограничением, которое с самого начала должно учитывать совместное проектирование вычислительной части, корпуса и соединений.