칩렛 시스템에서 광자공학은 더 이상 구리 연결을 대체하고 대역폭을 높이는 수단에 그치지 않는다. 광자 칩이 프로세서에 가까워질수록 신호 이동 거리와 에너지 소비는 개선되지만, 그에 따라 시스템은 열, 기계적 응력, 전자기 간섭 및 검증 문제에 더욱 민감해진다. 그 결과 패키지 내부에 빛을 통합하는 일은 다이, 패키지, 연결부 및 시스템 내부 통신망을 아우르는 공동 설계 문제가 되었다.
현재 반도체 기업들은 고성능 프로세서, 네트워크 스위치 및 메모리 칩과 동일한 패키지에 집적 광자 회로(PIC)를 배치하는 방향으로 나아가고 있으며, 이는 패키지 공동 광학(CPO) 동향의 일환이다. 또한 인공지능 데이터센터의 초기 설계에서 광자 칩렛 아키텍처가 등장하기 시작했다. 소식통은 시제품, 전문 특허 및 초기 상용 설계가 존재한다는 점이 이 기술이 연구 영역에서 실제 적용에 가까운 단계로 이동했음을 보여준다고 지적한다.
탈착식 연결부에서 패키지 내부 통합으로
TSMC는 Compact Universal Photonic Engine 구조를 대규모 광자 칩 생산을 위한 개방형 프레임워크로 제시했으며, 약칭은 COUPE이다. 이 구조는 전자 제어 칩(EIC)과 광자 칩(PIC)을 기판 위에 나란히 배치하는 대신, 제어 칩이 광자 칩 위에 놓이는 수직 적층을 사용하며, 기존 솔더 볼 대신 구리-구리 하이브리드 본딩을 활용한다.
TSMC에 따르면 이 배치는 신호 전송 거리를 줄이고 기생 전기 저항을 거의 0에 가까운 수준으로 낮추며, 데이터 전송 전력 소비를 최대 85% 줄일 수 있다. 또한 고밀도 인공지능 클러스터 서버에서 공간 활용도를 개선할 수 있다. 그러나 이러한 전기적 이점은 열을 많이 발생시키는 제어 회로를 열에 민감한 광학 부품에 매우 가까이 배치하므로, 근접성이라는 장점이 새로운 복잡성의 원천으로 바뀐다.
2.5D 설계에서는 처리 칩, 메모리, 전자 인터페이스 및 광자 칩이 실리콘 인터포저, 유기 기판 또는 첨단 재배선층 위에 나란히 배치된다. 이 방식은 더욱 성숙하고 위험이 적으며, 광자 칩을 서로 다른 처리 다이에 재사용할 수 있게 한다. 그러나 EIC와 PIC 사이의 연결 길이는 기생 커패시턴스와 인덕턴스를 추가해 변조기의 작동 속도를 제한한다.
반면 하이브리드 본딩이나 미세 연결부를 사용하는 3차원 적층은 구동 회로, 변조기 및 광검출기 사이의 전기 연결을 밀리미터에서 마이크로미터로 단축한다. 이를 통해 더 높은 baud rate, 더 낮은 구동 전압 및 비트당 더 낮은 에너지를 구현할 수 있지만, 열 및 기계 설계는 더욱 어려워진다. Intel, TSMC, Ayar Labs 및 Broadcom과 같은 기업과 기관의 패키지 공동 광학 로드맵은 이 방향으로 나아가고 있다.
열은 단순한 성능 문제가 아니다
실리콘의 굴절률은 온도에 따라 변하며, 이는 광학 소자의 위상과 중심 파장을 변화시킬 수 있다. 재료에 따라 실리콘의 소형 링은 섭씨 1도당 약 70~80피코미터 이동할 수 있다. 따라서 광자 회로는 전기적으로 연결되어 논리적으로 작동하더라도, 공진이 레이저 파장과 더 이상 일치하지 않아 광학 성능을 잃을 수 있다.
수직 적층에서는 문제가 더욱 커진다. SerDes 및 구동 회로가 공진기에서 수 마이크로미터 떨어진 곳에서 수 와트를 소모할 수 있기 때문이다. 또한 레이저의 효율, 출력, 파장 및 수명은 온도에 좌우된다. 실리콘, 유기 기판, 유리, 구리, 접착제, III–V 반도체 및 통신 광섬유 사이의 열팽창 차이는 다이나 정렬에 영향을 미칠 수 있는 응력을 추가한다.
따라서 프로세서만 냉각하는 것으로는 충분하지 않다. 열 설계에는 다이 적층, 인터포저, 기판, 덮개, 열 인터페이스 재료, 콜드 플레이트, 광 커넥터, 광섬유 배치 및 공기 흐름이나 액체 냉각 환경이 포함되어야 한다. 광자 칩은 드리프트를 보상하기 위해 히터, 센서 및 능동 조정 메커니즘을 사용할 수 있지만, 이러한 메커니즘은 검증해야 할 제어 회로와 작동 상태를 추가한다.
광학 경계면에서의 검증 격차
UCIe와 같은 전기 인터페이스는 교착 상태와 프로토콜 위반이 없음을 입증하는 것을 포함해 형식 검증 방법으로 분석할 수 있는 계약과 프로토콜을 갖추고 있다. 그러나 Axiomise의 최고경영자인 Ashish Darbari에 따르면 이 인터페이스 뒤의 광학 시스템은 동일한 수준의 사양과 엄밀성을 갖추지 못했다. 여기서 중요한 격차가 나타난다. 전기 인터페이스는 형식적으로 검증되었을 수 있지만, 광자 부분의 동작, 열 한계, 조정 메커니즘 및 오류 가능성은 덜 명확할 수 있다.
열 조정 알고리즘의 오류가 현장에서는 부품의 물리적 고장처럼 보일 수 있기 때문에 이 문제는 더욱 민감해진다. 따라서 소식통은 시스템을 ‘가정과 보장’ 형태의 계약으로 다룰 것을 제안한다. 패키지는 특정 열 범위를 보장하고, 조정 루프는 해당 범위 안에서 안정 상태에 도달하는 것을 보장한다. 디지털 제어 로직, UCIe 인터페이스 및 상태 머신은 현재 이용 가능한 형식 검증 도구의 적용을 받을 수 있다.
시스템 설계자에게 실질적으로 달라지는 점은 무엇인가?
가장 중요한 교훈은 광자공학의 위치를 부품을 선택한 뒤 결정해서는 안 된다는 것이다. Darbari는 데이터 이동 패턴에서 시작한 다음, 병목이 패키지 경계에 있는지, 랙 수준에 있는지, 랙 간에 있는지를 정해야 한다고 제안한다. Arteris의 Guillaume Boillet은 광자 칩이 내부 네트워크에서 고대역폭 종단점으로 나타날 수 있지만, 네트워크가 필요한 속도로 이를 공급할 수 있어야 한다고 본다.
제시된 분석은 먼저 대역폭, 지연 시간 및 전력 예산을 정하고, 데이터 이동을 순서와 일관성에 민감한 흐름과 대규모 스트리밍 흐름으로 분류한 뒤, 실제로 패키지를 벗어나야 하는 연결부를 정할 것을 권고한다. 그 이후에야 CPO, NPO 또는 광자 칩의 유형을 선택하는 것이 합리적인 결정이 된다. 또한 열 검증과 전기-광학 인터페이스를 최종 인증 단계까지 미루지 말고 아키텍처 작업에 포함해야 한다.
이러한 상황이 광자공학이 모든 곳에서 구리를 대체한다는 의미는 아니다. Jensen Huang에게 귀속된 주장은 ‘필요한 곳에는 광학을 사용하고, 가능한 곳에는 구리를 사용한다’는 문장으로 이러한 방향을 요약한다. 자료에 따르면 구리는 랙 내부나 패키지 내부의 단거리 연결에 여전히 적합한 반면, 패키지 간 및 랙 간 연결과 전기 연결이 에너지와 대역폭 측면에서 비용이 커지는 거리에서는 광학의 장점이 나타난다. 진정한 변화는 이 결정이 더 이상 실리콘 설계 이후에 이루어지는 네트워크 결정이 아니라는 점이다. 이제 이 결정은 처리, 패키지 및 연결이 처음부터 함께 참여해야 하는 아키텍처 제약이 되었다.