チップレットシステムにおけるフォトニクスは、もはや銅配線を置き換えて帯域幅を高めるだけの手段ではない。フォトニックチップをプロセッサに近づけるほど、信号経路と消費電力は改善するが、その一方で、システムは熱、機械的応力、電磁干渉、検証上の問題に対して敏感になる。その結果、パッケージ内への光の統合は、ダイ、パッケージ、接続、システム内の通信ネットワークを含む協調設計の課題となっている。
半導体企業は現在、高性能プロセッサ、ネットワークスイッチ、メモリチップと同じパッケージ内に、集積フォトニック回路（PIC）を配置する方向へ進んでいる。これは、コパッケージドオプティクス（CPO）の潮流の一環である。また、人工知能データセンター向けの初期設計では、フォトニックチップレットアーキテクチャも登場し始めている。情報源によれば、試作モデル、専門特許、初期の商用設計が存在することは、この技術が研究段階から実用化に近い段階へ移行したことを示している。
取り外し可能な接続からパッケージ内統合へ
TSMCは、大規模なフォトニックチップ生産のためのオープンな枠組みとして、Compact Universal Photonic Engine（COUPE）を提示した。制御チップ（EIC）とフォトニックチップ（PIC）を基板上に並べて配置する代わりに、この構造では、フォトニックチップの上に制御チップを置く垂直積層を採用し、従来のはんだボールの代わりに銅対銅のハイブリッドボンディングを使用する。
TSMCによれば、この配置は信号の伝送距離を短縮し、寄生電気抵抗をほぼゼロに近い水準まで低減できる。また、データ伝送の消費電力を最大85%削減できるほか、高密度の人工知能クラスタサーバーにおける空間利用効率も改善できる。しかし、こうした電気的な利点により、発熱する制御回路が熱に敏感な光コンポーネントの極めて近くに置かれるため、近接性という利点が新たな複雑さの要因へと変わる。
2.5D設計では、処理チップ、メモリ、電子インターフェース、フォトニクスを、シリコンインターポーザー、有機基板、または先進的な再配線層上に並べて配置する。この方式はより成熟しており、リスクも低く、異なる処理ダイとフォトニックチップを再利用することも可能にする。しかし、EICとPICの間の配線長が、寄生容量と寄生インダクタンスを追加し、変調器の動作速度を制限する。
一方、ハイブリッドボンディングやマイクロ接続を用いる3D積層では、駆動回路、変調器、光検出器の間の電気接続をミリメートルからマイクロメートルへ短縮できる。これにより、より高いボーレート、より低い駆動電圧、ビット当たりのより低い電力を実現できるが、熱設計と機械設計はより困難になる。Intel、TSMC、Ayar Labs、Broadcomなどの企業・組織におけるコパッケージドオプティクスのロードマップは、この方向へ進んでいる。
熱は性能だけの問題ではない
シリコンの屈折率は温度によって変化するため、光デバイスの光位相や中心波長が変わる可能性がある。資料によれば、小型シリコンリングは摂氏1度あたり約70～80ピコメートルずれることがある。そのため、フォトニック回路は電気的には接続され、論理的にも動作し続けていても、共振がレーザーの波長と一致しなくなり、光学性能を失う可能性がある。
この問題は垂直積層でさらに深刻になる。SerDes回路や駆動回路が、狭い温度範囲内に維持されなければならない共振器から数マイクロメートルの距離で数ワットを放散する可能性があるためである。また、レーザーの効率、出力、波長、寿命も温度に依存する。シリコン、有機基板、ガラス、銅、接着材料、III–V族半導体、光ファイバーの間の熱膨張差は、ダイやアライメントに影響を及ぼす応力を加える可能性がある。
このため、プロセッサだけを冷却すれば十分というわけではない。熱設計には、ダイの積層、インターポーザー、基板、カバー、熱インターフェース材料、コールドプレート、光コネクター、ファイバーの配向、空気の流れまたは液冷環境を含める必要がある。フォトニックチップでは、ドリフトを補償するためにヒーター、センサー、アクティブ調整機構を使用する場合があるが、これらの機構は検証すべき制御回路と動作状態を追加する。
光インターフェースにおける検証のギャップ
UCIeなどの電気インターフェースには、デッドロック状態やプロトコル違反がないことの証明を含め、形式手法による検証が可能なコントラクトとプロトコルが存在する。しかし、Axiomiseの最高経営責任者（CEO）であるAshish Darbariによれば、このインターフェースの背後にある光システムは、同じ水準の仕様と規律を備えていない。ここに重要なギャップが生じる。電気インターフェースは形式的に検証されていても、フォトニック部分の挙動、熱の限界、調整機構、故障確率は、十分に定義されていない可能性がある。
この問題は、熱調整アルゴリズムのエラーが、現場ではコンポーネントの物理的故障のように見える可能性があるため、いっそう敏感になる。そのため情報源は、システムを「仮定と保証」の契約として扱うことを提案している。パッケージは特定の温度範囲を保証し、調整ループはその範囲内で安定状態に到達することを保証する。一方、デジタル制御ロジック、UCIeインターフェース、状態機械には、現在利用可能な形式検証ツールを適用できる。
システム設計者にとって実際に何が変わるのか？
最も重要な教訓は、コンポーネントを選択した後にフォトニクスの配置を決めるべきではないということである。Darbariは、まずデータ移動のパターンから始め、ボトルネックがパッケージ境界、ラックレベル、ラック間のいずれにあるのかを判断することを提案している。ArterisのGuillaume Boilletは、フォトニックチップは内部ネットワークから高帯域幅のエンドポイントとして見える可能性があるが、ネットワーク側は必要な速度でそれにデータを供給できなければならないと考えている。
提示された考察では、まず帯域幅、レイテンシ、電力の予算を定義し、データトラフィックを、順序性と一貫性に敏感なフローと、大規模で連続的なフローに分類し、そのうえで本当にパッケージの外へ出る必要がある接続を特定することを推奨している。その後になって初めて、CPO、NPO、またはフォトニックチップの種類を選択することが論理的な判断となる。また、熱検証と電気・光インターフェースをアーキテクチャ作業に組み込み、最終認証の段階まで先送りしないことも必要である。
この状況は、フォトニクスがあらゆる場所で銅を置き換えることを意味するものではない。Jensen Huangの発言に帰される見方は、「必要なところでは光を使い、可能なところでは銅を使う」という言葉に要約される。資料によれば、銅はラック内やパッケージ内の短距離に適している一方、光はパッケージ間やラック間の接続、および電気接続が電力と帯域幅の面で高コストになる距離で優位性を示す。真の変化は、この判断がもはやシリコン設計後に行うネットワーク上の判断ではなく、処理、パッケージ、インターコネクトが最初から共同で関与すべきアーキテクチャ上の制約になったことである。