Pesquisadores do Georgia Institute of Technology e da Synopsys publicaram um artigo técnico que propõe uma célula SRAM de seis transistores (6T) com design tridimensional monolítico (Monolithic 3D ou M3D) destinada ao nó de 2 nanômetros. O design combina portas de passagem feitas de óxido de índio e gálio (IGO) nas camadas de interconexão traseiras, um circuito de retenção construído inteiramente com nanofolhas de silício, além de trilhos de alimentação enterrados e interconexões de rutênio (Ru).
De acordo com o resumo publicado do artigo, a célula proposta alcançou uma redução de 25% na área ocupada em comparação com uma linha de base de silício de alto desempenho. Os pesquisadores também relataram uma redução de 42,2% no tempo de escrita ao avaliar o design no nível da submatriz, e não apenas no nível de uma célula individual.
Como a proposta foi construída?
O conceito M3D baseia-se na distribuição dos elementos do circuito em níveis verticalmente empilhados, em vez de posicioná-los todos no mesmo plano. Neste trabalho, são usadas portas de passagem feitas de IGO nas camadas de interconexão traseiras, enquanto o circuito de latch baseado em nanofolhas de silício permanece em uma estrutura diferente da célula. O título do artigo indica que o design considera as características do processo de fabricação, um ponto importante na avaliação de circuitos em nós avançados, como o de 2 nanômetros.
A proposta também inclui trilhos de alimentação enterrados e interconexões de rutênio. Esses elementos aparecem no material como partes da estrutura proposta, juntamente com a análise do desempenho da célula, mas o texto disponível não comprova a fabricação de um chip experimental nem a produção comercial do design.
Por que esta notícia é importante?
A SRAM é uma parte essencial de muitos processadores; portanto, reduzir a área da célula pode aumentar a densidade da memória integrada no chip. Já a redução relatada no tempo de escrita indica um possível benefício para o desempenho das operações de armazenamento, especialmente no nível das submatrizes, que incluem várias células e impõem desafios de interconexão e controle diferentes dos de uma célula individual.
A leitura editorial da certi.news é que a importância do trabalho não está no lançamento de um produto, mas no teste de uma abordagem de design que combina empilhamento tridimensional e materiais óxidos nas camadas de interconexão traseiras dentro de uma meta de 2 nanômetros. Ainda assim, os números apresentados são resultados de pesquisa associados ao design e à avaliação descritos no artigo. O material disponível não esclarece detalhes suficientes sobre a metodologia completa de medição, o rendimento de fabricação, a confiabilidade da célula ou o grau de compatibilidade com linhas de produção reais; portanto, não é possível considerá-lo uma prova de prontidão comercial.
O artigo e seus autores
O artigo tem o título A Process-Aware Hybrid Si/IGO Monolithic-3D 6T SRAM with BEOL Pass-Gates for the 2nm Node e foi publicado no arXiv em agosto de 2026. Seus autores são Po-Chuan Wang, Dongwon Jang, Eknath Sarkar, Alexei Svizhenko, Md. Nahid Haque Shazon, Piyush Kumar, Suman Datta e Azad Naeemi.