Münih Teknik Üniversitesi'nden (TU Munich) araştırmacılar, çip tasarımında, özellikle 3nm nanosheet (nanosayfa) mimarisine dayalı transistör simülasyon süreçlerini hızlandırmak için yenilikçi bir çözüm sunan teknik bir makale yayınladı. Araştırma, geleneksel Verilog-A tabanlı transistör modellerinin sinir ağı tabanlı (NN-tabanlı) transistör modelleri ile değiştirilmesine odaklanıyor.
Pratikte ne değişiyor?
SPICE simülasyonu, entegre devre tasarımının temel taşıdır ancak gelişmiş üretim teknolojileriyle uğraşırken muazzam hesaplama kaynakları gerektirir. Yeni modeller, transistörlerin drenaj akımını ve çeşitli yüklerini yüksek doğrulukla tahmin etme yeteneği kanıtlamış olup, standart hücre kütüphanesi karakterizasyon işlemlerinin çok daha hızlı gerçekleştirilmesine olanak tanımaktadır.
Deneysel sonuçlar, sinir ağı tabanlı modellerin şunları başardığını göstermiştir:
- Yüksek hız: Standart hücre kütüphanesi karakterizasyonunda harcanan süreyi, endüstri standardı olan BSIM-CMG modeline kıyasla 8 kata kadar azaltmıştır.
- Yüksek doğruluk: Çok çeşitli devrelerde gecikme tahmininde %0,11'den az ve toplam güç tahmininde %0,76 hata payı ile çok düşük hata oranlarına ulaşılmıştır.
- Yakınsama verimliliği: Modeller, karmaşık tasarım ortamlarında yapay zeka tabanlı modellerin genellikle karşılaştığı teknik bir zorluk olan Elektronik Tasarım Otomasyonu (EDA) araçlarında daha iyi yakınsama yeteneği göstermiştir.
Bu haber neden önemli?
Bu sonuçlar, yapay zekanın çip tasarımı iş akışlarına (EDA akışları) entegre edilmesi yolunda önemli bir adımdır. Önceki modeller profesyonel tasarım araçları içindeki zorlu testlerde zorlanırken, bu araştırma sinir ağı modellerinin geleneksel kompakt transistör modellerine pratik ve güvenilir bir alternatif olabileceğini kanıtlamıştır. Araştırmacılar ayrıca, sinir ağı boyutu ile simülasyon doğruluğu arasındaki ilişkiye dair rehberlik sunarak, mühendislerin simülasyon hızı ve doğruluğu arasında denge kurmaları için bir yol haritası sağlamıştır.
Bu gelişme, transistör boyutları küçülmeye ve dijital ile analog devrelerin karmaşıklığı artmaya devam ederken, gelişmiş çip geliştirmede tasarım döngülerini ve hesaplama maliyetlerini düşürmenin önünü açmaktadır.