ミュンヘン工科大学（TU Munich）の研究者らは、電子チップ設計におけるトランジスタシミュレーションを高速化するための革新的なソリューション、特にナノシート構造に基づく3nmプロセス技術向けの技術論文を発表しました。この研究は、従来のVerilog-Aベースのトランジスタモデルを、ニューラルネットワークベース（NNベース）のトランジスタモデルに置き換えることに焦点を当てています。
実用上の変化
SPICEシミュレーションは集積回路設計の要ですが、先端製造プロセスを扱う際には膨大な計算リソースを必要とします。新しいモデルは、トランジスタのドレイン電流や各種電荷を高精度に予測できることが証明されており、スタンダードセルライブラリの特性評価を大幅に高速化することが可能になります。
実験結果では、ニューラルネットワークベースのモデルが以下の成果を達成したことが示されました。
- 超高速化：業界標準のBSIM-CMGモデルと比較して、スタンダードセルライブラリの特性評価にかかる時間を最大8倍短縮。
- 高精度：非常に低い誤差率を達成し、広範な回路において遅延予測で0.11%未満、総電力予測で0.76%という精度を実現。
- 収束効率：電子設計自動化（EDA）ツールにおいて優れた収束性を示しました。これは、複雑な設計環境においてAIベースのモデルがしばしば直面する技術的課題です。
このニュースの重要性
これらの結果は、チップ設計ワークフロー（EDAフロー）へのAI統合に向けた重要な一歩となります。従来のモデルはプロフェッショナルな設計ツール内での厳格なテストにおいて困難を伴っていましたが、本研究はニューラルモデルが従来のコンパクトなトランジスタモデルの実用的かつ信頼性の高い代替手段になり得ることを証明しました。また、研究者らはニューラルネットワークのサイズとシミュレーション精度の関係に関するガイドラインを提示しており、エンジニアがシミュレーションの速度と精度のバランスをとるためのロードマップを提供しています。
この進歩は、トランジスタの微細化とデジタル・アナログ回路の複雑化が進む中で不可欠な、先端チップ開発における設計サイクルと計算コストの削減に向けた扉を開くものです。