Sigue la cobertura, explicaciones e historias tecnológicas relacionadas.
La transición de los chips de inteligencia artificial hacia arquitecturas apiladas y diseños basados en chiplets obliga a las herramientas de EDA a analizar el sistema completo, desde el chip hasta el encapsulado y la placa, integrando inteligencia artificial agéntica para acelerar la exploración. Sin embargo, la interoperabilidad, la planificación dinámica, el análisis de potencia y térmico, y el mantenimiento de la precisión de los resultados siguen siendo desafíos fundamentales.
No basta con que el gemelo digital imite el diseño teórico del paquete; debe mantenerse sincronizado con lo que fabrican realmente las líneas de producción, vinculando los datos de los chips, los materiales, los proveedores y las pruebas. El artículo revela que la falta de contexto, la interacción de los efectos físicos y la necesidad de una calibración continua son los principales obstáculos para construir un gemelo digital de paquetes de chips avanzados.