Chips und Halbleiter

Prozessoren, GPU-Einheiten, künstliche Intelligenz auf Hardware, Chipfertigung und Branchennachrichten.

106 Artikel

Chips und Halbleiter

Negative-thermische-Expansionsmaterialien bieten einen Weg, die Verformung von Chip-Packages zu begrenzen

Die Halbleiterverpackungsindustrie untersucht Materialien mit negativer Wärmeausdehnung, die die Unterschiede zwischen der Ausdehnung von Chip, Substrat und umgebendem Mold-Compound verringern können – ein Problem, das sich mit zunehmenden Package- und Panelgrößen verschärft. Eine breite Einführung dieser Materialien hängt jedoch weiterhin davon ab, ob sie über einen großen Temperaturbereich funktionieren, sich homogen vermischen lassen und Verunreinigungen kontrolliert werden können.

2026-09-17

Chips und Halbleiter

Warum ist es schwierig, einen zuverlässigen digitalen Zwilling für die fortschrittliche Chipverpackung zu erstellen?

Es reicht nicht aus, dass der digitale Zwilling das theoretische Design des Packages nachbildet; er muss mit dem synchron bleiben, was die Produktionslinien tatsächlich herstellen, und dabei Daten zu Chips, Materialien, Lieferanten und Tests verknüpfen. Der Artikel zeigt, dass fehlender Kontext, das Zusammenwirken physikalischer Einflüsse und der Bedarf an kontinuierlicher Kalibrierung die wichtigsten Hindernisse beim Aufbau eines digitalen Zwillings für fortschrittliche Chip-Packages sind.

2026-09-17

Chips und Halbleiter

Kann der amerikanische Mittlere Westen ein integriertes Ökosystem für Halbleiter aufbauen?

Investitionen von Intel und SK hynix sowie Quantenprojekte in Chicago treiben den Wandel des amerikanischen Mittleren Westens zu einem neuen Halbleiterzentrum voran. Doch der Fachkräftemangel und die nachhaltige Finanzierung werden darüber entscheiden, ob dieser Wandel zu einem echten industriellen Ökosystem oder zu einer vorübergehenden Investitionswelle wird.

2026-09-17

Chips und Halbleiter

Warum der Bus für die Verbindung von Systemen auf dem Chip nicht mehr ausreicht

Ein technisches Whitepaper von SignatureIP erläutert, dass das Wachstum der Anzahl von Einheiten und die Vielfalt der Arbeitslasten, insbesondere in den Bereichen künstliche Intelligenz, Automobiltechnik und Chiplet-basierte Chips, SoC-Designs dazu bewegen, herkömmliche Busse und Crossbars zugunsten von NoC-Netzwerken und directory-basierter Kohärenz zu überschreiten.

2026-09-16

Chips und Halbleiter

Wie PCIe-Switches und Retimer bei der Erweiterung von KI-Infrastrukturen helfen

Der Artikel zeigt, wie sich PCIe-Switches und Retimer kombinieren lassen, um Infrastrukturen aufzubauen, die lokale Erweiterung, Skalierung über mehrere Server und die selektive gemeinsame Nutzung von Ressourcen vereinen. Außerdem legt er praktische Kriterien zur Bewertung von Bandbreite, Latenz, Signalverlust, Energieverbrauch und Interoperabilität fest.

2026-09-15

Chips und Halbleiter

Die thermische Analyse verlagert sich von der Transistorebene zur Struktur des Rechenzentrums

Die steigende Leistungsdichte und die zunehmende Komplexität von Chiplet-Designs machen Wärme zu einer architektonischen Einschränkung, die bereits in den frühen Phasen berücksichtigt werden muss und nicht nur als nachträglicher Test auf Chipebene. Experten von Synopsys, Silvaco, Vinci, Keysight EDA und Siemens EDA sind der Ansicht, dass multiphysikalische Modellierung und digitale Zwillinge inzwischen unerlässlich sind, um Chip, Gehäuse, Platine und System miteinander zu verbinden.

2026-09-15

Chips und Halbleiter

Warum liegt das gemeinsame Hardware-Software-Design trotz des Aufstiegs der künstlichen Intelligenz noch in weiter Ferne?

Die Einschätzungen von Experten aus EDA- und Halbleiterunternehmen zeigen, dass die Integration der Hardware- und Softwareentwicklung auf organisatorische und technische Hindernisse stößt – von unterschiedlichen Arbeitsteams und Werkzeugen bis hin zur Schwierigkeit, vollständige Workloads zu simulieren. Künstliche Intelligenz kann beim Schreiben von RTL und Software helfen, verfügt jedoch noch nicht über genügend Kontext, um komplexe Architekturentscheidungen zu treffen.

2026-09-15

Chips und Halbleiter

Modell zur Vorhersage der Aushärtung und Wärmebeständigkeit eines Füllmaterials in der fortgeschrittenen Verpackung

Eine Studie, an der Forschende des NIST, der UCSD und anderer Einrichtungen beteiligt waren, stellte ein Modell zur Messung der Entwicklung der Aushärtung eines hochgefüllten Epoxidmaterials und zur Abschätzung seiner Wärmebeständigkeit in Anwendungen der fortgeschrittenen Chipverpackung vor. Die Ergebnisse verknüpfen thermische Analyse und kinetische Modellierung, um die Bewertung der Zuverlässigkeit während der Herstellung und im Betrieb zu verbessern.

2026-09-11

Chips und Halbleiter

REACH schlägt eine kostengünstigere Architektur zum Schutz von HBM vor Speicherkorrumpierung während der Inferenz von KI-Modellen vor

Forschende des Rensselaer Polytechnic Institute und von IBM haben die REACH-Architektur zur Verwaltung von Fehlerkorrekturcodes über große Spannweiten innerhalb eines HBM-Controllers vorgestellt. Ziel ist es, die Kosten der Dekodierung bei Inferenz-Workloads großer Sprachmodelle zu senken. Der Ansatz nutzt interne Codes für häufige Fehler und einen externen Code zur Reparatur von Abschnitten, die bekanntermaßen als Auslöschungen markiert sind.

2026-09-11

Chips und Halbleiter

Warum Ringoszillatoren nicht ausreichen, um das Verhalten moderner Chips zu verstehen?

Der Artikel erläutert, wie speziell entwickelte Prozessmonitore, unterstützt durch Analysen unter Berücksichtigung des Schaltungsdesigns, von der Erfassung von Messabweichungen zur Ableitung der Faktoren übergehen können, die hinter Veränderungen im Verhalten des Siliziums stehen. Der Text stellt die Global Variation Process Detector als skalierbare Alternative zur Abhängigkeit von einer einzigen Frequenzmessung vor.

2026-09-10

Chips und Halbleiter

Warum die Filmdicke allein nicht ausreicht, um SiCr-Widerstände in BCD-Chips zu steuern

Ein technischer Beitrag von Onto Innovation erläutert, dass die Messung der SiCr-Filmdicke nicht alle Struktur- und Eigenschaftsunterschiede sichtbar macht, die die Leistung von BCD-Chipwiderständen beeinflussen. Vorgestellt wird der Einsatz der pikosekundengenauen Ultraschalltechnik in Kombination mit einer synchronen Reflexivitätsmessung, um Abweichungen bei der Abscheidung zu erkennen, insbesondere im Zusammenhang mit dem N₂-Gasfluss.

2026-09-10

Chips und Halbleiter

KI-Beschleuniger mit 1 Kilowatt definieren die Bedeutung der Zuverlässigkeitsverifizierung neu

Der Betrieb auf dem Niveau von 1 Kilowatt stellt keinen einzelnen Testfall dar, da sich die Risiken je nach Last, Wärmeposition, Betriebsdauer und Energieübertragungspfad verändern. Eine Analyse von Semiconductor Engineering zufolge muss die Verifizierung den Chip, das Gehäuse, das Testsystem und Felddaten umfassen, nicht nur die Erkennung elektrischer Fehler.

2026-09-10

Chips und Halbleiter

Unterhalb von 2 Nanometern verschwimmen die Grenzen zwischen den Phasen der Chipfertigung

Der Übergang zu Fertigungstechnologien unter 2 Nanometern führt zu einer Integration der Rollen von Test, Messtechnik, Inspektion und Fertigung, während die Empfindlichkeit der Chips gegenüber Abweichungen und Defekten zunimmt. Eine Analyse von Semiconductor Engineering weist darauf hin, dass das Datenmanagement über den gesamten Lebenszyklus des Chips – vom Entwurf bis zum Betrieb – zur Voraussetzung geworden ist, um Ausbeute und Zuverlässigkeit aufrechtzuerhalten.

2026-09-10

Chips und Halbleiter

Stille Datenfehler definieren die Prozessortests und die Wartung von Serverflotten neu

Prozessoren können herkömmliche Fertigungstests erfolgreich bestehen und anschließend falsche Rechenergebnisse erzeugen, die in den Protokollen keine eindeutigen Spuren hinterlassen. Dieses Problem veranlasst die Rechenzentrumsbranche, Tests auf die System- und Flottenebene auszuweiten und die Hardware nach ihrer Bereitstellung kontinuierlich zu überwachen.

2026-09-10

Chips und Halbleiter

Arm stellt drei Produkte vor, um KI auf Geräten, Infrastruktur und Robotik voranzutreiben

Arm hat Arm CSS for Mobile 2, Arm Neoverse CSS N4 und Arm Total Design for Physical AI vorgestellt. Die Verbesserungen zielen darauf ab, KI auf Smartphones auszuführen, die Infrastruktur für intelligente Agenten aufzubauen und die Entwicklung von Robotern zu beschleunigen.

2026-09-09

Chips und Halbleiter

Drei Forschungsarbeiten zielen auf den Engpass bei Chipverbindungen, SiC-Schaltungen und In-Memory-Computing-Speichern

Aktuelle Forschungsarbeiten von Universitäten in Singapur, Japan und Südkorea stellen drei Chiptechnologien vor: eine ultradünne Kohlenstoffschicht zur Isolierung von Kupferverbindungen, SiC-Transistoren, die bei mehr als 600 Grad Celsius arbeiten, und eine Isolatorstruktur, die die Zuverlässigkeit vertikaler Kanaltransistoren für In-Memory-Computing verbessert.

2026-09-08

Chips und Halbleiter

Kioxia präsentiert Flash- und CXL-Technologien zur Entlastung des Speicherdrucks in Rechenzentren für künstliche Intelligenz

Kioxia präsentierte auf der FMS Technologien auf Basis von Flash mit niedriger Latenz und über CXL angebundene Speichermodule zur Erweiterung der Speicherkapazität in Rechenzentren für künstliche Intelligenz, in denen DRAM zu einer kostenintensiven und knapp verfügbaren Komponente geworden ist. Das Unternehmen stellte außerdem neue Generationen von XL-FLASH und BiCS FLASH mit Verbesserungen bei Kapazität und Energieeffizienz vor.

2026-09-04

Chips und Halbleiter

Vier Veränderungen prägen die Landschaft des Chipdesigns: von künstlicher Intelligenz bis zu 6G-Netzen

Semiconductor Engineering stellt eine Reihe von Trends vor, die das Chipdesign und fortschrittliche Architekturen beeinflussen. Dazu gehören die Weiterentwicklung von Architekturen, der Einsatz künstlicher Intelligenz beim Design von 3D-ICs, das Wachstum des Halbleitersektors in Indien und der Entwicklungspfad von 6G-Technologien.

2026-09-02