Chips und Halbleiter

Prozessoren, GPU-Einheiten, künstliche Intelligenz auf Hardware, Chipfertigung und Branchennachrichten.

105 Artikel

Chips und Halbleiter

Sieben Forschungsarbeiten zeichnen neue Wege in der Halbleitertechnik und bei intelligenter Hardware vor

Ein Bericht von Semiconductor Engineering stellt sieben Forschungsarbeiten vor, die sich mit dem Wachstum zweidimensionaler Halbleiter, ultradünnen Gate-Isolatoren, EUV-Lithografie mit hoher numerischer Apertur, dem Schutz von KI-Beschleunigern vor Bit-Flip-Angriffen sowie Speicher- und integrierten Photonik-Schnittstellen befassen.

2026-10-13

Chips und Halbleiter

Microsoft erweitert Azure-Maia-Systeme auf Multi-Gigawatt-Skalen und kündigt Maia 300 für 2027 an

Microsoft hat bekannt gegeben, dass Azure Maia 200 in die Produktionsphase eingetreten ist, und die Erweiterung der Chip- und Systemfamilie angekündigt, um KI-Inferenz ab 2027 auf Multi-Gigawatt-Skalen zu betreiben. Nach Angaben des Unternehmens soll Maia 300 eine höhere Energieeffizienz und größere Kapazitäten für den Betrieb von Modellen mit langem Kontext sowie mehrstufigen agentischen Aufgaben bieten.

2026-10-12

Chips und Halbleiter

Eine ereignisreiche Woche in der Chipindustrie: Fertigungsauftrag über 2 Milliarden Dollar und neue Technologien zur Bewältigung der KI-Expansion

Semiconductor Engineering stellte eine Reihe wichtiger Entwicklungen in der Chipindustrie vor – von der Vereinbarung zwischen TSMC und GlobalFoundries zur Fertigung von Komponenten für CoWoS-Packaging über die Forschung an Hyper-NA-EUV bis hin zu umfangreichen Investitionen in KI-, Energie- und Rechenzentrumchips. Die Entwicklungen zeigen, dass sich der Engpass allmählich von der Prozessorfertigung hin zu Packaging, Energie, optischer Vernetzung und der Sicherheit der Lieferketten verlagert.

2026-10-09

Chips und Halbleiter

Woche der Chipindustrie: Design-Agenten, HBM-Speicher, Photonik sowie Energie- und Sicherheitsdruck

Semiconductor Engineering stellte eine Reihe wichtiger Entwicklungen in der Chipindustrie vor – von künstlichen Intelligenzagenten für das Chipdesign und Spectre-v2-Bedrohungen bis zur Expansion fortschrittlicher Packaging-Verfahren und der Photonik sowie zum Mangel an Ingenieuren. Das Gesamtbild zeigt, dass das Wachstum der KI-Infrastruktur gleichzeitig Druck auf Speicher, Energie, Netzwerke und Fertigungskapazitäten ausübt.

2026-10-02

Chips und Halbleiter

Warum die Chipverifizierung einen durchgängigen digitalen Faden statt weiterer Tools benötigt

Der Beitrag argumentiert, dass die Komplexität moderner Systeme das bloße Zusammenführen von Tests und Berichten unzureichend macht und dass Chipdesignteams einen Verifizierungsfaden benötigen, der Anforderungen, Konfigurationen, Tests und Ergebnisse über den gesamten Lebenszyklus hinweg miteinander verbindet. Er erläutert, dass der Wert dieses Ansatzes von klaren Anforderungen sowie der Erfassung von Nachweisen und ihres Kontexts abhängt, nicht allein von der Integration der Tools.

2026-09-29

Chips und Halbleiter

Moores Lab AI setzt auf agentische künstliche Intelligenz, um das Chipdesign zu beschleunigen

Moores Lab AI entwickelt Tools zur Automatisierung von Phasen des Chipdesigns und der Verifizierung und erklärt, dass seine Kunden den ersten Fehler innerhalb von 48 Stunden statt nach monatelangem Warten erreichen konnten. Das Unternehmen räumt jedoch ein, dass die Zuverlässigkeit künstlicher Intelligenz in einer fehlerintoleranten Branche weiterhin eine entscheidende Herausforderung darstellt.

2026-09-29

Chips und Halbleiter

Warum sich Substrate für die fortschrittliche Verpackung auf anwendungsspezifische Designs zubewegen

Die Produktionskapazität von Substraten ist kein ausreichendes Kriterium mehr, um die Anforderungen der fortschrittlichen Verpackung zu erfüllen; Paketgröße, Schichtanzahl, Verbindungsdichte und integrierte Funktionen machen jedes Design eher zu einem spezialisierten Fertigungsprozess. Dies beeinflusst Materialien, Ausrüstung, Qualifizierung und Bezugsquellen, insbesondere bei Paketen für künstliche Intelligenz, Hochleistungsrechnen, integrierte Optik und Automobile.

2026-09-28

Chips und Halbleiter

Von L1 bis L5: Wie wird die Autonomie von KI-Agenten beim Chipdesign gemessen?

Der Beitrag von Semiconductor Engineering stellt einen Rahmen mit fünf Stufen zur Bewertung der Autonomie von KI-Agenten beim Chipdesign vor – von der Optimierung einer bestimmten Aufgabe bis zur Ausführung eines vollständigen Workflows innerhalb eines festgelegten technischen Rahmens. Er betont, dass der Autonomiegrad allein nicht ausreicht, sofern nicht der Entscheidungsumfang, die Verifizierungsmechanismen sowie die Verantwortung des Ingenieurs für Eingriffe und die endgültige Freigabe festgelegt sind.

2026-09-24

Chips und Halbleiter

Dreidimensionale Chips zwingen Chipdesign-Tools dazu, ihre Arbeitsabläufe neu aufzubauen

Der Übergang von KI-Chips zu gestapelten Strukturen und Chiplet-basierten Designs zwingt EDA-Tools dazu, das gesamte System – vom Chip über das Package bis zur Leiterplatte – zu analysieren und agentische KI zur Beschleunigung der Exploration zu integrieren. Interoperabilität, dynamische Planung, Energie- und Wärmeanalyse sowie die Wahrung der Ergebnisgenauigkeit bleiben jedoch zentrale Herausforderungen.

2026-09-24

Chips und Halbleiter

Die Zukunft von Werkzeugen für das Chipdesign geht in Richtung evidenzgestützter Automatisierung

Eine Analyse kommt zu dem Schluss, dass künstliche Intelligenz den größten Nutzen in Werkzeugen für das Chipdesign erzielen wird, wenn sie den Workflow zwischen Werkzeugen und Teams koordiniert, statt nur ein einzelnes Werkzeug zu optimieren. Ihre Nutzung bleibt jedoch an die Kontinuität der Bedeutung, deterministische Verifikation und die Möglichkeit gebunden, jedes Ergebnis zu prüfen.

2026-09-24

Chips und Halbleiter

Das singapurische Unternehmen Nexstrom sammelt 12 Millionen Dollar zur Entwicklung der Herstellung zweidimensionaler Halbleiter

Nexstrom hat eine Seed-Finanzierungsrunde über 12 Millionen Dollar aufgenommen, um Anlagen zu entwickeln, die zweidimensionale Halbleitermaterialien direkt auf 300-mm-Wafern wachsen lassen. Das Unternehmen will Chipfabriken dabei unterstützen, TMD-Materialien in kommerziellen Mengen herzustellen, erwartet jedoch nicht, dass seine Anlagen vor dem Zeitraum zwischen 2030 und 2035 für die kommerzielle Produktion bereit sein werden.

2026-09-22

Chips und Halbleiter

日本ガイシ präsentiert Keramik zur Wärmeableitung von KI-Chips und zur Verbesserung von CPO-Signalen

日本ガイシ präsentierte keramische Technologien, die auf Herausforderungen bei der Kühlung und dem Signalverlust in Halbleitergehäusen für KI-Workloads abzielen, darunter ein Aluminium­nitrid-Substrat für 300-mm-Wafer sowie eine Gehäusearchitektur für Anwendungen des Co-Packaged Optics (CPO).

2026-09-18

Chips und Halbleiter

Die Chip-Woche: Speicher und künstliche Intelligenz zeichnen die Fertigungskarte neu

Die wöchentliche Analyse von Semiconductor Engineering zeigt, dass mehrere Veränderungen in der Chipindustrie zusammenfallen: Speicherdeals, der Ausbau der Infrastruktur für künstliche Intelligenz, steigende Kosten für das Design fortschrittlicher Knoten sowie der Aufstieg chinesischer Ausrüstungsanbieter. Die Entwicklungen zeigen außerdem, dass Lücken bei Fertigung, Packaging, Energie und Sicherheit weiterhin bestimmen, in welchem Maß die Märkte vom wachsenden Bedarf an künstlicher Intelligenz profitieren können.

2026-09-18

Chips und Halbleiter

Huawei enthüllt Roadmap für Ascend-Chips und Atlas-Architektur zur Erweiterung der KI-Kapazitäten

Huawei hat neue Ascend-Chips und Atlas-SuperPoD-Systeme für das Training und den Betrieb von KI-Modellen angekündigt; die Markteinführungstermine reichen von 2027 bis 2029. Der Plan umfasst eine optische Verbindungsarchitektur. Das Unternehmen erklärt zudem, dass seine neue Architektur bis 2031 eine Leistung ermöglichen könnte, die der von Chips mit 1,4-Nanometer-Strukturbreite entspricht, ohne auf eine vergleichbare Verkleinerung der Fertigungsstrukturen angewiesen zu sein.

2026-09-17

Chips und Halbleiter

Vodafone Ägypten beginnt den kommerziellen Einsatz des Ericsson RAN Processor 6672 an Netzstandorten

Vodafone Ägypten hat den kommerziellen Einsatz des Ericsson RAN Processor 6672 aufgenommen, der für die Ausführung von KI-Workloads und die direkte Unterstützung von 5G-Netzen an Netzstandorten entwickelt wurde. Ericsson zufolge vervierfacht der Prozessor die Betriebskapazität und senkt den Energieverbrauch im Vergleich zur vorherigen Generation um mehr als 50%.

2026-09-17

Chips und Halbleiter

Das Speicherproblem im Zeitalter der künstlichen Intelligenz wird zu einer Herausforderung der Chip-Verpackung

Laut einer Analyse von Semiconductor Engineering hängt die Ausweitung der Belastungen durch künstliche Intelligenz nicht allein von den Rechenkapazitäten ab, sondern erfordert auch Speicher mit höherer Dichte und Verpackungstechnologien, die dünnere NAND-Chips und höhere Strukturen aufnehmen können. Als entscheidende Faktoren, um Versprechen zur Steigerung der Dichte in fertigungstaugliche Produkte umzusetzen, hebt der Artikel Hybrid-Bonding, das Stapeln von Dies sowie die Rolle externer Montage- und Testunternehmen hervor.

2026-09-17

Chips und Halbleiter

Warum Innovationen bei Materialien zu einem entscheidenden Faktor für die Überwindung der Grenzen der Chipskalierung geworden sind

Eine in Semiconductor Engineering veröffentlichte Analyse kommt zu dem Schluss, dass die Zukunft der Halbleiterfertigung nicht allein von der Verkleinerung der Komponenten abhängen wird, sondern von der Entwicklung neuer Materialien mithilfe von Simulationen und künstlicher Intelligenz sowie von der frühzeitigen Zusammenarbeit zwischen Chipherstellern, Ausrüstungs- und Materiallieferanten. Die Analyse führt Beispiele an, darunter Trockenfertigungsprozesse, optische Verbindungen und Galliumnitrid-Substrate.

2026-09-17

Chips und Halbleiter

Negative-thermische-Expansionsmaterialien bieten einen Weg, die Verformung von Chip-Packages zu begrenzen

Die Halbleiterverpackungsindustrie untersucht Materialien mit negativer Wärmeausdehnung, die die Unterschiede zwischen der Ausdehnung von Chip, Substrat und umgebendem Mold-Compound verringern können – ein Problem, das sich mit zunehmenden Package- und Panelgrößen verschärft. Eine breite Einführung dieser Materialien hängt jedoch weiterhin davon ab, ob sie über einen großen Temperaturbereich funktionieren, sich homogen vermischen lassen und Verunreinigungen kontrolliert werden können.

2026-09-17