チップおよび半導体RTX Sparkテスト：強力なAI向けGPUと、ミドルレンジ級のCPURTX Sparkのテストでは、NVIDIAとMediaTekのチップが、最大128GBのユニファイドメモリを備え、グラフィックス性能とローカルAI性能で単体RTXカードに迫ることが示された。一方、CPU性能はAppleやQualcommの最上位チップには及ばず、価格と電力消費のばらつきも、開発者やコンテンツ制作者以外の層にとって魅力を制限する可能性がある。2026-10-15
チップおよび半導体半導体とスマートハードウェアに新たな道筋を描く7件の研究Semiconductor Engineeringの報告書が、二次元半導体の成長、超薄型ゲート絶縁膜、高開口数EUVリソグラフィー、ビット反転攻撃からのAIアクセラレーター保護、メモリーインターフェース、集積フォトニクスを扱う7本の研究論文を概説する。2026-10-13
チップおよび半導体Microsoft、Azure Maiaシステムを複数ギガワット規模に拡大し、2027年向けのMaia 300を発表Microsoftは、Azure Maia 200が生産段階に入り、チップおよびシステムのファミリーを拡大して、2027年から複数ギガワット規模でAI推論処理を実行すると発表した。同社によると、Maia 300は電力消費効率を高め、長いコンテキストのモデルや複数ステップのエージェントタスクを実行する能力を向上させる。2026-10-12
チップおよび半導体チップ業界の多忙な1週間：20億ドルの製造契約とAIの拡大に対応する新技術Semiconductor Engineeringは、TSMCとGlobalFoundriesによるCoWoSパッケージング部品の製造契約から、Hyper-NA EUVの研究、AIチップ・電力・データセンターへの巨額投資まで、半導体業界における主要な進展を取り上げた。これらの動きは、ボトルネックがプロセッサー製造から、パッケージング、電力、光接続、サプライチェーンの安全保障へと徐々に移行していることを示している。2026-10-09
チップおよび半導体チップ産業の一週間：設計エージェント、HBMメモリ、フォトニクス、エネルギーとセキュリティへの圧力Semiconductor Engineeringは、チップ設計用AIエージェントやSpectre-v2の脅威から、先端パッケージングとフォトニクスの拡大、エンジニア不足まで、半導体産業における主要な進展を取り上げた。全体像からは、AIインフラの成長がメモリ、電力、ネットワーク接続、製造能力に同時に圧力をかけていることが明らかになっている。2026-10-02
チップおよび半導体なぜチップ検証には、さらなるツールではなく接続されたデジタルスレッドが必要なのか本稿は、現代のシステムの複雑化により、テストとレポートを集約するだけでは不十分になったと論じている。チップ設計チームには、ライフサイクル全体を通じて要件、設定、テスト、結果を結び付ける検証スレッドが必要である。その価値は、ツールの統合だけでなく、要件の明確さ、証拠とそのコンテキストの記録にかかっている。2026-09-29
チップおよび半導体Moores Lab AIはエージェント型AIでチップ設計の高速化に賭けるMoores Lab AIは、チップ設計と検証の各段階を自動化するツールを開発しており、顧客が数か月待つ代わりに48時間以内に最初のバグへ到達できたと述べている。しかし同社は、ミスが許されない業界において、AIの信頼性が依然として決定的な課題であることを認めている。2026-09-29
チップおよび半導体なぜ先端パッケージングの基板は用途ごとに特化した設計へ向かうのか基板の生産能力は、もはや先端パッケージングのニーズを満たす十分な基準ではない。パッケージのサイズ、層数、接続精度、組み込み機能によって、各設計は特化した製造プロセスに近づいている。これは、特にAIパッケージ、高性能コンピューティング、コパッケージド・オプティクス、自動車向けに、材料、装置、認定、供給元に影響を及ぼしている。2026-09-28
チップおよび半導体L1からL5へ：チップ設計におけるAIエージェントの自律性はどのように測定されるのか？Semiconductor Engineeringの記事は、チップ設計におけるAIエージェントの自律性を評価するため、5段階の枠組みを提示している。特定タスクの最適化から、管理されたエンジニアリング範囲内で完全なワークフローを実行する段階までを対象とする。記事は、自律性のレベルだけでは不十分であり、意思決定の範囲、検証メカニズム、介入および最終承認に対するエンジニアの責任を明確にしなければならないと強調している。2026-09-24
チップおよび半導体3次元チップがチップ設計ツールにワークフローの再構築を迫るAIチップの積層構造やチップレットベースの設計への移行により、EDAツールはチップからパッケージ、基板に至るシステム全体を分析し、探索を高速化するエージェント型AIを統合する必要に迫られている。しかし、相互運用性、動的なフロアプランニング、電力・熱解析、結果の精度維持は依然として主要な課題である。2026-09-24
チップおよび半導体チップ設計ツールの未来は、証拠に支えられた自動化へ向かう分析記事は、人工知能がチップ設計ツールで最大の価値を発揮するのは、単一のツールを改善する場合ではなく、ツール間およびチーム間のワークフローを調整する場合だと結論づけている。ただし、その導入は、意味の一貫性、決定論的な検証、あらゆる結果を監査できる可能性を条件とする。2026-09-24
チップおよび半導体シンガポールのNexstrom、2次元半導体製造の開発に1,200万ドルを調達Nexstromは、300 mmウエハー上で2次元半導体材料を直接成長させる装置の開発に向け、1,200万ドルのシードラウンドを調達した。同社はチップメーカーがTMD材料を商業規模で生産できるよう支援することを目指しているが、装置が商業生産に対応できるようになるのは2030年から2035年の間になると見込んでいる。2026-09-22
チップおよび半導体日本ガイシ、AIチップの放熱とCPO信号を改善するセラミック技術を紹介日本ガイシは、AIワークロードで使用される半導体パッケージの冷却と信号損失の課題に対応するセラミック技術を紹介した。300mmサイズ向けの窒化アルミニウム基板や、コパッケージド・オプティクス（CPO）用途のパッケージングアーキテクチャなどが含まれる。2026-09-18
チップおよび半導体チップ週間：メモリとAIが製造地図を塗り替えるSemiconductor Engineeringの週間レビューは、チップ業界における複数の変化の同時進行を明らかにしている。メモリ取引、AIインフラの拡大、先端ノードの設計コスト上昇、中国の装置サプライヤーの台頭である。また、製造、パッケージング、電力、セキュリティのギャップが、AI需要の成長を市場が活用する能力をなお左右していることも、これらの動きから明らかになる。2026-09-18
チップおよび半導体Huawei、AI能力拡大に向けたAscendチップとAtlasアーキテクチャのロードマップを発表Huaweiは、AIモデルの学習と実行に特化した新しいAscendチップとAtlas SuperPoDシステムを発表し、2027年から2029年にかけての投入予定を示した。この計画には光接続アーキテクチャが含まれており、同社は新アーキテクチャによって、同等の微細化に依存せず、2031年までに1.4ナノメートルプロセスのチップに相当する性能を実現できる可能性があると述べている。2026-09-17
チップおよび半導体ボーダフォン・エジプト、ネットワークサイトでEricsson RAN Processor 6672の商用利用を開始ボーダフォン・エジプトは、AIワークロードの実行と5Gネットワークのサポートをネットワークサイト内で直接行うよう設計されたEricsson RAN Processor 6672の商用利用を開始した。エリクソンによると、このプロセッサは従来世代と比較して処理容量を4倍に高め、消費電力を50%以上削減する。2026-09-17
チップおよび半導体AI時代のストレージ問題がチップパッケージングの課題へと変化Semiconductor Engineeringの分析によると、AIワークロードの拡大はコンピューティング能力だけに依存するものではなく、より高密度なストレージと、より薄いNANDダイや高層構造に対応できるパッケージング技術を必要とする。ハイブリッドボンディング、ダイの積層、OSAT（半導体後工程受託企業）の役割が、密度向上の約束を製造可能な製品へと転換するための重要な要因として浮上している。2026-09-17
チップおよび半導体なぜ材料イノベーションがチップのスケーリング限界を乗り越えるための決定的要因になったのか？Semiconductor Engineeringに掲載された分析は、半導体製造の将来が部品の微細化だけに依存するのではなく、シミュレーション、人工知能、そしてチップメーカーと装置・材料サプライヤー間の早期協力を用いた新材料の開発にかかっていると指摘している。分析では、ドライ製造プロセス、光接続、窒化ガリウム基板などの例を紹介している。2026-09-17